|
실험했던 내용을 조합해보고 조교님의 조언을 얻은 결과 Band Pass Filter를 설계하기로 결정하였고, 설계과정에 있어서 팀원간의 분담이 매우 중요하며 실제 이론과 매치시켜서 회로를 구현해내기가 얼마나 어려운 것인지 다시한번 느끼게되었
|
|
|
.
3. 브리지 정류와 평활회로 시뮬레이션 수행결과
1. 브리지 전파 정류 회로 시뮬레이션 결과
2. 브리지 평활 회로 시뮬레이션 결과 1. 실험 목적
2. 관련 이론
3. 브리지 정류와 평활회로 시뮬레이션 수행결과
4. 시뮬레이션 결과
|
|
|
회로에서), 출력전류/입력전류의 비는 IC / IB 로 주어진다. 이것을 CE회로의 전류증폭률 β라 부른다.(CE전류 이득 current gain)즉,
(1)
이 값은 트랜지스터에 따라 10 ~ 1000을 값을 갖는다.
그림 2. 이미터 접지회로(CE회로)
3. 실험 기구
- 회로실험보
|
|
|
실험결과에서 보면 표55-1 고대역필터의 차단주파수 fc = 1/2πfC으로 7234Hz이다. 이 주파수를 기준으로 주파수가 커지면 저항에 걸리는 출력쪽의 전압은 점점 커진다. 그리고 전압 입력에 대한 출력의 비 역시 커졌다.
저대역필터에서는 RC회로였
|
|
|
실험 1 : DMM을 이용한 소자 값 측정
소자
규격
측정 값
저항
1k
1.003k
2k
1.9576k
3.7k
3.857k
7.5k
7.52k
10k
9.96k
10k
10.008k
10k
9.982k
10k
9.987k
4k과 8k 저항이 없어 3.7k과 7.5k으로 대체하였다.
■ 실험 2 : ELVIS II를 이용해서 연산증폭기의 A/D 변환기 회로 측정
1)
|
|
|
께 그리시오.
결과 보고서
1.제목 : 반파정류회로
2.회로도
3. 실험결과
(1) 입/출력 파형
(2) 입/출력 데이터
반파정류회로
계산값
측정값
입력
첨두값 pi
10[V]
10[V]
주파수
60[Hz]
59.95[V]
출력
첨두값
5-0.7=4.3[V]
4.32[V]
평균값
=1.37[V]
1.26[V]
주파수
60
|
|
|
회로를 구성하여 보았는데 여기서 이 형태가 나타났다. 그림 28-3을 보면 0.7V부근에서 매우 급격하게 기울기가 증가하는 것을 볼 수 있다. 이 점에서 저항이 매우 작은 회로는 다이오드의 특성을 잘 살펴볼 수 있다는 것을 확인하였다.
|
|
|
회로의 주파수가 높아져야 한다. 주파수가 높아지면 의 미분항 에 비해 가 상대적으로 작아진다. 따라서 를 무시할 수 있다.
5. 참고문헌
- 기초전자실험 with PSpice
P.233-246 1. 실험 목표
2. 관련이론
2-1 기초 이론
2-2 소개
3. PSpice 시뮬
|
|
|
실험 방법
1) 그림 5.1과 같이 회로를 결선하고 함수발생기로 정현파를 인가하여 신호의 크기를 로 맞춘 후, 주파수를 100Hz부터 1MHz까지 변화시켜가면서 커패시터 양단의 전압 을 오실로스코프로 측정하시오. 또한, 주파수 변화에 따른 의 변화
|
|
|
실험 ③
저항값 (평균)
-0.425Ω
* 검토 및 토의 사항
내부 저항을 구하기 위해 좌측 회로에서 전압분배법칙에 따라 에 걸리는 전압 이다. 이 식을 내부저항 에 대하여 정리하면 가 되고 이 식을 통해 를 구하여 평균값을 구하니 평균 저항값이 -0.
|
|
메뉴펼치기
