|
증폭기는
공통소스증폭기(BJT)와 유사
○소스전압이 입력 게이트 전압과
같고위상이 동일⇒소스폴로어
○전압이득은 항상 1보다 적고,
출력전압이 소스에 있으므로
출력전압은 입력(게이트) 전압과 동상
FET의 회로구성
-참고자료-
][전자회
|
|
|
증폭기의 전압이득에 미치는 영향이 작아서 안정된 전압 이득을 얻을 수 있다.
공통드레인 증폭기
소오스 전압이 의 차이를 유지하면서 게이트 전압을 따라간다.
소오스 팔로워(source follower)라고도 한다.
입력전압과 출력전압은 동일한 위
|
|
|
실험은 해보았지만 실제로 해보았을땐 트랜지스터가 너무나도 쉽게 타버려서(회로설계를 잘못한 탓도 있겠지만) 좋은 실험결과를 얻지 못했다. 하지만 이번실험을 통해 트랜지스터를 이용한 Push-Pull 증폭기에 대해 어느정도 알수 있었고 class
|
|
|
회로라면
디지털 회로에서는 inverter
회로가 가장 기본이 되는 회로
⇒ Inverter의 구현은 아래 그림과
같이 간단히 스위치 하나로
구성하기도 하고 Complementary Switch를
사용하여 Inverter를 구현하기도 한다.
가장 중요한 과목이라 할 수 있는 전자
|
|
|
전압이득의 주파수 특성을 확인해 보았다.
먼저 입력전압을 VAC(3V) 소자로 교체한 뒤 시뮬레이션을 실행하니 아래 그래프가 나타났다. <설계2 결과보고서>
Pspice를 이용한 전기/전자회로 모의해석
1. 설계 목표
2. Pspice 예시회로
|
|
|
이 회로의 첫 stage인 op amp에서 증폭되는 정도를 적절하게 설계해야 BJT가 감당할 수 있는 최대 입력을 넘지 않는다.
R2에 10K 가변저항을 달아서 증폭률을 변경한다. 개요
SPICE Simulation
설계 과정 및 결과
고찰
Q&A
|
|
|
회로 제작
(1) 반파 정류 회로의 제작
(2) 전파 정류 회로의 제작
참고자료
PHYSICS : Calculus, EUGENE HECHT 원저, 물리학교재편찬위원회 역, 청문각, 2006
전자 회로 실습, 이계호 이상종 공저, 일진사, 1979
제 7판 물리학 실험, 아주대학교 물리학실험실,
|
|
|
１ 소개(Introduction)
가) 실험목적
PSPICE의 Schematics editor를 이용해서 전기회로 교재의 4.21의 전기회로를 입력하고 dc해석을 수행한다.
나) 실험이론 및 개념
PSPICE?
SPICE(Simulation Program with Integrated Circuit Emphasis)는 컴퓨터를 이용하여 전기, 전자,
|
|
|
회로보다 힘들었다. 가변 저항을 사용하여 전압과 전류값도 완벽 하였다.
그래도 테브낸의 정리에 대해 이해를 할수 있어 좋았다. 실험은 이해하기 힘들었지만 나름 만족한 실험 인 것 같다.
7.참고문헌
백과사전, 학습용 프린트, 기초 전자회
|
|
|
실험목적
하중의 변화에 따른 LOAD CELL의 특성을 이해하고 원리를 파악할 수 있다.
실험결과
인가하중 (kg)
출력전압[V]
0
5.10
1
5.31
2
5.53
3
5.76
4
5.97
5
6.20
6
6.40
7
6.63
8
6.85
9
7.04
10
7.24
< 로드셀의 실험 결과 > < 그래프 >
고찰
이 실험을 통하
|
|
메뉴펼치기
