|
= sin (@-180)입니다.
< 미분기 회로 >
< 미분기 동작 파형 >
3. 미분기 P-spice 시뮬레이션 수행 결과
회로도 -
시뮬레이션 결과 값: Run to Time :5ms 1. 실험 목적
2. 관련 이론
3. 미분기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
Coupling 으로 설정하여야 출력을 확인할 수 있습니다
3. 가산 증폭기 P-spice 시뮬레이션 수행 결과
회로도 -
시뮬레이션 결과 값: Run to Time :50us 1. 실험 목적
2. 관련 이론
3. 가산 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
→ +100uA
IB가 100uA일 때 IC가 2mA라 가정하면…
컬렉터 전류 : 2mA → 3mA → 2mA → 1mA → 2mA
VC = VCC - VRL
VRL = ICRL
* 바이어스 방법과 안정화
*이미터 바이패스 캐패시터
* 위상관계
3) 시뮬레이션 결과 1)실험 목적
2)관련 이론
3)시뮬레이션 결과
|
|
|
증폭기에 공급되는 전체 전력 는
증폭기의 효율 은
이면 효율은 100% 근접한다.
2 Pre-Lab(예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : BJT B급 전력증폭기 시뮬레이션
이론(계산)값
시뮬레이션 값
12V
12V
0A
0A
-12V
-12V
1.7uA
1.7
|
|
|
증폭기와 공통 컬렉터증폭기에서 공통 이미터 증폭기는 전압을 증폭시킨다. 그러나 공통 컬렉터는 전압이 아닌 임피던스를 감소시킨다.
Vout = A Vin , A = ,
2 Pre-Lab(예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : 2단 증폭
|
|
|
론
시뮬
측정
12V
12V
12.757V
0A
0A
0.00005A
-12V
-12V
-11.307V
1.7uA
1.776uA
0.00005A
■ 실험회로 2 : BJT AB급 전력증폭기 회로
- 실험 결과 그래프 및 표 :
이론 값
시뮬레이션
측정 값
3.1mV
3.118mV
6.845mV
526.4mV
526.862mV
0.5622V
-520.8mV
-526.862mV
-0.5623V
845.0uA
845.846uA
0.00
|
|
|
이것은 사용한 저항값의 오차 (±5%)와 파형을 읽을 때의 눈금오차로 판단된다.
참고1 ) OP AMP 내부 세부 회로도 (예시) 1. OP AMP의 기본 특성
2. 비반전 증폭기 회로구성 및 동작 원리 실험
3. 반전 증폭기 회로구성 및 동작 원리 실험
|
|
|
.
3-3 실험 ③
(전자회로 실험 P. 29 그림 4-8)
1. 전자회로 실험 P. 29 그림 4-8의 회로를 구성한다.
2. 오실로스코프로 입력과 출력파형을 관찰하고, 측정된 파형을 전자회로 실험 P. 30 그림 4-9에 도시한다.
3-4 실험 ④
(전자회로 실험 P. 30 그림 4-10)
1.
|
|
|
실험에 사용한 트랜지스터의 특성을 data book에서 찾아서 실험결과와 일치하는지 확인 하라.
-2N2907A pnp형
= -60V = -60V =-600 = 400 = 300 = 300ns
-2N2222A npn형
= 40V = 75V = 800 = 500 = 0 = 250ns
참고 문헌: 네이버/구글 검색엔진 & 전자회로 7판 전자회로실험
|
|
|
실험은 직접적인 회로구성이 없었고, 계산값, 이론값으로만 이루어져서, 큰 어려움없이, 오차없이 진행되었다. 그 전에 사용하던 시뮬레이션 프로그램이 바뀌면서, 다른점을 접하게 되었으며, 약간은 달라진 방법이었지만, 사용함에 있어서
|
|
메뉴펼치기
