|
증폭기
높은 입력 임피던스와 낮은 출력 임피던스를 갖는 높은 이득을 가진 직류 증폭기
연산증폭기의 활용분야
신호처리
통신컴퓨터 전력장치
신호발생장치
측정장치
이상적인 Op-Amp
Op-Amp의 등가회로
입력저항(Ri) = ∞
출력저항(
|
|
|
PSpise 모의실험 - Ch.6 신호분석기 동작 및 공통 이미터 증폭기의 주파수 응답
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결
|
|
|
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 의
|
|
|
실험 결론
(b415039 김정섭)
이번 실험은 Op-Amp를 응용한 회로들을 실험하고 이 실험결과와 이론을 확인하는 실험이었다. 이상적인 Op-Amp에서의 특징과 실제 결과를 잘 비교하면서 실험을 진행했다. 첫 번째로 구성한 회로는 반전 연산 증폭기이
|
|
|
실험했던 내용을 조합해보고 조교님의 조언을 얻은 결과 Band Pass Filter를 설계하기로 결정하였고, 설계과정에 있어서 팀원간의 분담이 매우 중요하며 실제 이론과 매치시켜서 회로를 구현해내기가 얼마나 어려운 것인지 다시한번 느끼게되었
|
|
|
실험 1 : DMM을 이용한 소자 값 측정
소자
규격
측정 값
저항
1k
1.003k
2k
1.9576k
3.7k
3.857k
7.5k
7.52k
10k
9.96k
10k
10.008k
10k
9.982k
10k
9.987k
4k과 8k 저항이 없어 3.7k과 7.5k으로 대체하였다.
■ 실험 2 : ELVIS II를 이용해서 연산증폭기의 A/D 변환기 회로 측정
1)
|
|
|
실험을 통해 이미터 팔로워, 즉, 컬랙터 공통증폭기의 동작특성을 살펴보았다. 실험을 통해 관찰
한 결과, 이미터 팔로워는 전압이득이 1이고, 전류이득과 전력이득은 상당히 큰 특성을 보였다.
또한, 입력임피던스는 187K 으로써 상당히 크지
|
|
|
실험 방법
1) 그림 5.1과 같이 회로를 결선하고 함수발생기로 정현파를 인가하여 신호의 크기를 로 맞춘 후, 주파수를 100Hz부터 1MHz까지 변화시켜가면서 커패시터 양단의 전압 을 오실로스코프로 측정하시오. 또한, 주파수 변화에 따른 의 변화
|
|
|
급격히 변해도 항복전압은 거의 일정하게 되는데 이 부분이 제너 다이오드 동작의 핵심부분입니다.
^
이 그래프는 제너 다이오드의 전압 전류 특성곡선입니다. 정전압 회로
1.1 기본회로
1.2 동작원리
1.3 설계
1.4 실험
1.5 시뮬레이션
|
|
|
400pF
저항 : 1kΩ 1.2kΩ, 7.5kΩ, 10kΩ
연산증폭기
4.실험방법
1. 가산기의 이득은 -1로 반전된 형태로 회로를 구현한다.
2. 2차 저역통과 필터의 이득은 2로 비반전된 형태로 회로를 구현한다.
차단 주파수가 60Hz가 되도록 설계한다.
3. 2차 저역통
|
|
메뉴펼치기
