|
실험에서는 Vo를 8 V로 하여 Va가 그냥 analog 값을 십진수로 표현한 값이 되도록 하였다.
4. 3비트 DAC의 입력-출력 특성 곡선을 그리시오
2 Pre-Lab(예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : 연산증폭기의 A/D 변환기 회로
-
|
|
|
회로를 구현하고, 그 동적을 확인하시오.
예비보고서에서 설계한 A/D 변환기를 구현하고, 그 동작을 확인하시오.
실험 결과
위 회로에서 R을 8개로 연결하여서 SW를 on-off해 가면서 Volatage 값을 확인
00000000
-0.010V
00000001
0.003V
00000010
0.052V
00000100
0.
|
|
|
회로를 구현하고, 그 동적을 확인하시오.
예비보고서에서 설계한 A/D 변환기를 구현하고, 그 동작을 확인하시오.
실험 결과
위 회로에서 R을 8개로 연결하여서 SW를 on-off해 가면서 Volatage 값을 확인
00000000
-0.010V
00000001
0.003V
00000010
0.052V
00000100
0.
|
|
|
실험을 하다 보니 각각의 파형의 주기를 측정하기란 번거로워서 앞의 몇 개 실험만 첫 번째 방법을 통해 위상차를 구했고 거의 대부분의 실험은 리사주를 통해 위상차를 구하였다. 실험 12. 미분 및 적분 회로 (예비 레포트)
1. 실험 목적
|
|
|
실험값이 비교적 60Hz에서 많이 벗어난것이라고 생각한다.
5. 분석 및 토의
그림 7.1, 7.2, 7.3 각각은 의용전자에서 이미 배웠던 1차 필터와 특성이 비슷하여 실험도 쉽게 할 수 있었다. 하지만 2차필터의 특성으로 새로 배운 노치필터는 필터시키
|
|
|
전자회로실험 예비보고서
1장. 연산 증폭기 기본 회로
1. 실험 목적
이상적인 연산증폭기의 특성을 파악하고 연산 증폭기를 이용한 기본 회로인 비반전 증폭기, 반전 증폭기, 가산 증폭기, 적분기의 회로 구성과 동작 원리를 이해한다.
2. 이론
|
|
|
실험의 회로는 “연산교류적분기”의 회로로써, 입력오프셋 전압과 입력오프셋 전류의 영향으로 인해 출력전압이 포화될수 있으므로 이러한 직류 성분에 대해 이득을 제한한다. 미분기
-연산증폭기를 사용한 미분기의 간단한 회로-이상
|
|
|
구형파는 PSPICE에서 VPULSE를 이용하고 V1=-5, V2=5, TD=0, TR=1P, TF=1P, PW=0.05m, PER=0.1m로 놓아라).
슬루율 : 전자회로실험 예비보고서
2장. 연산 증폭기의 비이상적 특성
1. 실험 목적
2. 이론
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고 사항
|
|
|
회로를 몇 번이나 다시 만들었다. 그래도 같은 상황이 반복되어 확인해보니 장비문제였다. 다음 실험 때는 장비 문제없이 바로 실험결과를 얻을 수 있으면 좋겠다. 힘들당 ㅠ.ㅠ 7.1 목적
7.2 해설
7.3 예비문제
7.5 실험 내용
7.5 실험분석
|
|
|
회로가 다 그려지면 파형을 얻고자하는 위치를 Probe tool로 지정한 후 RUN 키를 누른다.
<실험에서 그리는 회로도>
1) 2)
Peak Amplitude : 100.0 mV,
Frequency : 10.00 kHz
3) 4)
intial Amplitude : -1.000 V, Peak Amplitude : 100.0 mV
Pulse Amplitude : 1.000 V, Frequency : 1.000 k
|
|
메뉴펼치기
