|
방법도 있겠지만 출력을 또 다른 증폭 회로의 입력으로 주는 다단 증폭의 방법도 있을 것이다. 이 두 가지 방법에는 어떤 차이가 있고 어떤 장단점이 있는지 알아보는 것도 좋을 것 같다. 1. 실험회로
2. 실험결과
3. 결론 및 토의
|
|
|
① 전압이득
∴
② 바이폴라 캐패시터 C가 개방되었을 때의 전압이득
∴
11. 그림 7-13의 에미터 공통 교류증폭기에 대해 다음의 교류량을 구하라.
①
②
③ 실험일자
실험자
실험목적
실험기기 및 부품
실험방법
실험결과
|
|
|
증폭기>
2.오실로스코프 파형 - ( Ch1 : 입력 전압 / Ch2 : 출력 전압 )
<공통 - 소스 증폭기>
<공통 - 게이트 증폭기>
<공통 - 드레인 증폭기>
3.실험 결과 값
<공통 - 소스 증폭기>
<공통 - 게이트 증폭기>
<공통 - 드레인 증폭기>
4. 고찰
|
|
|
400㎑라는 매우 높은 주파수를 입력하여 실험하였다. 실험 여건상, 주파수에 대한 올바른 대조군이 형성되지 않아, RL 적분회로에서의 주파수에 대한 영향을 알 수 없었다. 때문에 첨부에 시뮬레이션 상에서의 주파순 변이에 따른 결과 추이 및
|
|
|
a) 3㎑(b) 3.3㎑
(c) 3.6㎑(d) 15㎑
⇒ 의 저주파 응답을 먼저 고려해 봐야 한다.
1/(2×π×2.2㏀×0.0047uF)=15.4kHz의 저주파 응답의 Upper Cutoff frequency을 가지는 것을 알 수 있었다.
2. 그림 31-1A의 회로가 증폭기로서 동작할 때 전압이득은 얼마인가?
(a) -10 (b
|
|
|
결과 입력신호의 주기에 2500배의 시간을 방전시간으로 갖는 클램퍼 회로가 입력신호의 왜곡이 거의 없이 동작한다고 결론 지었다. 1. 실험 결과 데이터
1) 문턱전압
2) 병렬클리퍼
3)병렬 클리퍼 (계속)
4)병렬클리퍼 (정현입력)
5) 직렬
|
|
|
이득은 감소한다.
4. 그림 22-1의 회로에서 부하저항 RL 증가하면 전압이득은 어떻게 변하는가?
(a) 증가한다. (b) 감소한다. (c) 변동이 없다.
⇒ 에 의해 분자의 값이 증가함으로 전압이득은 증가한다.
5. 그림 22-1의 공통소스 증폭기의 동작은 바
|
|
|
증폭기의 사용에 대해 실험을 통하여 보다 쉽게 이해할 수 있었다.
< 4. 참 고 문 헌 >
- FUNDAMENTALS OF MICROELECTRONICS, RAZAVI, WILEY, 2008.
- FEEDBACK CONTROL OF DYNAMIC SYSTEMS, F.FRANKLIN,
PEARSON PRENTICE HALL, 2010. < 1. 목 적 >
< 2. 실험 과정 및 실험 결과 >
|
|
|
. 2번 그림은 1번 그림을 변형한 그림이다.
여기서 베이스-이미터 접합의 전압 강하는 VBE=0.7V로 가정 했다. 1. 목 적
2.예비지식
1) 직류해석
2) 소신호 해석
3.기기 및 부품
4. 실 험
1) 직류 해석
2) 소신호 해석
5. Pspice 결과
|
|
|
4) 표 26-1에 나열된 부하저항들에 대해 노튼 등가회로(그림26-5)를 구성하고, 각각의 RL 값에 대한 IL을 측정한다. 표 26-1에서 "IL, Measured, Norton Equivalent Circuit"에 값을 기록한다. S1을 개방하고 전원을 끈다.
실험21. 노튼의 정리(결과 보고서)
1. 실험
|
|
메뉴펼치기
