|
전자실험 with PSpice
P.152~163 1. 실험 목표
2. 관련이론
2-1 기초 이론
2-2 소개
2-3 소자(부품) 소개
3. PSpice 시뮬레이션
3-1 시뮬레이션 준비물
3-2 시뮬레이션 과정
3-3 시뮬레이션 결과
4. 실험
4-1 실험 준비물
4-2 실험 과정
|
|
|
4개, FQP17P10(PMOS) 2개, 브레드 보드, 전선, 저항 200kohm 1개 등.
2. 실험 결론 및 분석●고찰
(6) 능동 부하 차동 증폭 회로를 구성하고, 공통 모드 전압 이득을 구한다. 공통 모드 전압 이득을 구하기 위해서 두 입력을 공통 모드 전압에 묶고 사
|
|
|
실험 11에서 사용한 캐패시터, 인덕터의 정확한 값을 사용하여 계산하라.
■■ Q-인자가 1인 대역저지필터
▷ Ω
▶ 반력주파수
▷
▷
▷ B = 15920Hz
3.4 병렬공진회로를 그리고 전달함수를 측정하기 위한 연결상태와 측정방법을 기술하라.
▶ CH1
|
|
|
이득의 0.707에서 1사이의 주파수 영역, 데시벨 전압이득의 경우는 0에서 -3dB까지의 주파수 영역 을 말합니다.
일찍 끝이 날줄 알았던 실험이 거의 4시간이 지나서야 실험을 마칠 수 있었습니다. 다음 주에 시험이 많아서 좀 짜증이 나지만 이제
|
|
|
2
2.2.1. schematic 및 설정
2.2.2. simulation 결과
2.2.3. 이론값 및 결과분석
2.3. 과제3
2.3.1. schematic 및 설정
2.3.2. simulation 결과
2.3.3. 이론값 및 결과분석
2.4. 과제4
2.4.1. schematic 및 설정
2.4.2. simulation 결과
2.4.3. 결과분석 및 고찰
3. 참고문헌
|
|
|
필터로 들어가는 전류의 방향은 일정하게 유지됩니다.
3. 참고문헌
노의철 외 2명, 『전력전자공학 3판』, 문선당, 2011, pp. 104-114. 1. 개요
1.1. 목적
2. 시스템 구성
2.1. 과제1-Full bridge converter
2.1.1. schematic 및 설정
2.1.2. simulation 결과
2.1.3
|
|
|
회로
2.1.1. schematic 및 설정
2.1.2. simulation 결과
2.2.3. 이론값 및 결과분석
2.2. 과제2
2.2.1. schematic 및 설정
2.2.2. simulation 결과 및 결과분석
2.3. 과제3
2.3.1. schematic 및 설정
2.3.2. simulation 결과
2.3.3. 이론값 및 결과분석
2.4. 과제4
2.4.1. schematic
|
|
|
전자공학 3판』, 문선당, 2011, pp. 140-144. 1. 개요
1.1. 목적
2. 시스템 구성
2.1. 과제1
2.1.1. schematic 및 설정
2.1.2. simulation 결과
2.2. 과제2-반파 위상제어 정류회로: R-L부하
2.2.1. schematic 및 설정
2.2.2. simulation 결과
2.3. 과제3-전파 위상제어
|
|
|
3.462
5.076
30
5.121
1.759
60
5.948
0.1035
부하선 이득 측정
동작점
콜렉터 전류이득 (Ic/IB)
콜렉터 전압이득(VcE/VEB)
Q1 (10uA)
170.2
13.0802
Q2 (20uA)
173.1
7.4989
Q3 (30uA)
170.7
2.5552
Q4 (60uA)
99.1333
0.1491 1. 실험 목적
2. 실험 이론
3. 실험 방법
PSPICE 시뮬레이션
|
|
|
회로가 입력신호의 왜곡이 거의 없이 동작한다고 결론 지었다. 1. 실험 결과 데이터
1) 문턱전압
2) 병렬클리퍼
3)병렬 클리퍼 (계속)
4)병렬클리퍼 (정현입력)
5) 직렬 클리퍼
6) 직렬클리퍼
7)클램퍼
8) DC 배터리를 가지는 클램퍼
9) 클
|
|
메뉴펼치기
