|
증폭기의 특성
☞ 높은 전압이득을 가진다.
☞ 비교적 높은 입력 임피던스를 가진다.
☞ 높은 전력이득을 가진다.
6. 공통 에미터 증폭기에서 부하저항이 제거되면 (전압이득은 감소)된다.
7. 그림 7-11의 회로에서 직류 및 교류등가회로를 그려
|
|
|
이론
1. 유도성 소자
2. 인덕터
3. 자속
4. 인덕터의 전압 전류 관계
5. 인덕터 결합
6. 저역 통과 필터 (적분 회로)
7. 고역 통과 필터 (미분 회로)
8. 차단주파수, 시정수
9. RL회로가 직렬일 때 위상차
실험 방법
시뮬레이션 결과
|
|
|
이득이 나오게 된다.
- 입력 저항은
2[M OMEGA ]
, CMRR은 90[dB]가 표준이다.
[그림 ] 741형 OP앰프의 핀연결
3. 참고 자료
전자공학 (이수원, 구기준, 임영근, 이영노 공저) - 학문당; 338-357p.
전자공학의 기초 (이영근 저) - 광림사; 601-620p. 1. 목적
2
|
|
|
따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다. 1. 회로도
2. 이론값
3. 실험결과
4. 결과분석
|
|
|
회로로 입력된 정현파가 반전되어 출력 되었는데 이는 입력전압이 하강하면 출력전압이 상승하고 입력전압이 상승하면 출력전압이 하강하는 공통 이미터 회로의 특성을 확인 할 수 있었다. 1. 목적
2. 이론
3. 설계
4. 실험
5. 결과
|
|
|
이득이 작으면 작을수록 CMRR은 커지고, 더 좋은 증폭기의 성질을 갖는다. 시뮬레이션 결과 동상성분에 대한 이득 은 ≒ 0.000024 V/V 이고. 따라서 CMRR = 20log() = 20log() ≒ 132.4dB 이다.
(5) 위 그림의 회로에서 R5 를 39㏀에서 41㏀ 로 변화시키면서 U3C
|
|
|
따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다. 1. 회로도
2. 이론값
3. 실험결과
4. 결과분석
|
|
|
4.7v)가 5V로 상승 ( 실험결과 )
2-3 : 시작점 : 22.4V ,, 끝점 : 30V
3-3 : V=9.5.2=4.75V ,, V=19/2=9.5V
4 - 3 : 빛을 받으면 저항이 작아지고, 빛을 가리면 저항이 커진다. 실험 9 Detection/Protection Circuit 실험
◎ 예비 보고서
▶ 실험의 목표
▶ 실험 이
|
|
|
아날로그 회로의 기초이론 및 응용 _ 47
회로 / 결과
설명
아날로그 회로의 기초이론 및 응용 _ 48
회로 / 결과
설명
①V1과 병렬로 하나의 등가 저항으로 치환할 경우의 등가 저항 값은?
②R7 에 흐르는 전류 값은 ?
③아래 회로의 A, B, C 지점의
|
|
|
가변 제어하는 방식
입력전류가 입력전압을 따라가게 하는 제어 루프를 따로 두어야 하기에 회로가 복잡하나 정현파가 되는 특성을 지님 실험(5) Final Project
PFC 역률보상회로
이론. Power Factor Correction
과제1. 평균제어 사용, CCM
과제2
|
|
메뉴펼치기
