|
[건국대학교 전기전자기초실험1 A+][2024 Ver] 13주차 - 결과레포트
목차
1. 실험 7-세그먼트(7-segment) 실험
(1)II의 회로에 7-세그먼트를 추가하여 다음 회로를 구성하고 사진을 첨부하시오.
(2)입력전압 조건표대로 SW에 0000~1001(0~9)의 입력신호
|
- 페이지 3페이지
- 가격 3,000원
- 등록일 2025.06.05
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
레포트
목차
[실험 1] Passive LPF Design
1.1 실험 결과
1.2 결과 분석 및 토의
[실험 2] Active BRF Design
2.1 실험 결과
2.2 결과 분석 및 토의
참고문헌
[실험 1] Passive LPF Design
Passive LPF Design, 즉 수동 저역 통과 필터 설계는 전자 회로
|
- 페이지 5페이지
- 가격 3,000원
- 등록일 2025.06.04
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험 1] 3 Op-amp IA
[실험 2] Notch Filter
[실험 3] Low Pass Filter
[실험 4] High Pass Filter
[실험 5] 전체 Filter
[실험 6] ECG readout circuit
[실험 7] ECG 측정
7.1 ECG
7.2 Notch filter 제거
7.3 HPF 제거
7.4 LPF 제거
8. 토의
8.1 3 Op-amp IA 회로의 위치
8.2
|
- 페이지 14페이지
- 가격 3,000원
- 등록일 2025.06.04
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험의 구체적 목적은 첫째, 4개 저항이 각각 10Ω, 100Ω, 1kΩ, 10kΩ인 경우에 휘스톤 브릿지를 이용하여 저항 값을 정확히 측정하는 것이다. 둘째 1. 실험 목적
2. 이론 배경
3. 실험 기구 및 재료
4. 실험 방법
5. 결과 및 분석
6. 결론
|
- 페이지 6페이지
- 가격 3,000원
- 등록일 2025.06.22
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험 3. 차동 증폭기
실험 1. 반전 가산 증폭기
이번 실험에서는 반전 가산 증폭기(Inverting Adder)에 대해 다루었다. 반전 가산 증폭기는 여러 개의 입력 신호를 받아서 이들을 합산하여 반전된 출력을 제공하는 회로로, 주로 아날로그 신
|
- 페이지 3페이지
- 가격 3,000원
- 등록일 2025.06.05
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험결과
6. 결론 및 오차원인
7. 평가 및 복습문제
1. 실험목적
인덕터의 리액턴스 실험은 전자기학의 기초 원리를 이해하고, 인덕터의 동작 방식과 그 특성을 구체적으로 분석하기 위한 중요한 목적을 가진다. 인덕터는 전자 회로
|
- 페이지 5페이지
- 가격 3,000원
- 등록일 2025.06.07
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험에서는 먼저 삼각파 발생기를 설계하였다. 이 회로는 주로 연산 증폭기를 사용하여 구성하였다. 연산 앰프의 비반전 및 반전 입력을 통해 피드백을 주었고, 1.[실험1] A triangular/square wave generator
2.[실험2] Two LED flasher using 555 timer-astable
|
- 페이지 3페이지
- 가격 3,000원
- 등록일 2025.06.05
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
전자 회로이다. 이 두 회로는 각각의 특성과 응용 분야 덕분에 전자 기기에서 널리 사용된다. BJT(바이폴라 접합 트랜지스터)는 저전압 및 저전류 신호를 증폭하기 위한 장치로, 입력 신호를 받아 출력 신호의 크기를 키우는 기능을 한다. 이러
|
- 페이지 3페이지
- 가격 3,000원
- 등록일 2025.06.06
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험2
1. 실험 14-1. NOR 게이트를 이용한 SR 래치 실험
이번 14주차 실험에서는 NOR 게이트를 이용한 SR 래치 실험을 수행하였다. SR 래치란 설정(set)과 리셋(reset) 기능을 갖춘 기억 소자이다. 이는 디지털 회로에서 데이터를 저장하는 데 중
|
- 페이지 3페이지
- 가격 3,000원
- 등록일 2025.06.05
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
캐리 입력에 따라 결정된다. 전가산기의 입력으로 A, B는 더할 두 비트, Cin은 이전 자리에서 발생한 캐리 비트를 의미한다. 전가산기의 출력은 두 가지로 나뉜다. 첫 번째 출력은 합계 비트인 Sum이며, 두 1. 원리
2. GATE
3. 결과
4. 고찰
|
- 페이지 3페이지
- 가격 3,000원
- 등록일 2025.06.05
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|