|
연결 후 합성 저항 측정
실제 병렬로 연결된 합성 저항의 값이 키르히호프의 전류 법칙에 의해 구하는 값과 같은지 실험을 통
해 알아본다. 1. 실험 장비
2. 실험 내용 및 방법
3. 실험 결과 및 data 분석
4. 실험에 대한 고찰
5. 참고 문헌
|
|
|
회로 이득과 차단주파수 계산
< 고역통과필터 > < 저역통과필터 >
8. 실험값과 이론값 비교 결과표
이론값
실험값
오차범위
가산기 전압이득
-1
0.92
8 %
저역통과 전압이득
-1
-1.03
3 %
고역통과 전압이득
2
2.04
2 %
저역통과 차단 주파수
20.4
|
|
|
회로에 대해 소개하고(전력전자-산업전자 수업내용), 이에 대한 시뮬레이션(Psim tool사용)을 행한다.
2. 시스템 구성
2.1. 과제1-Full bridge converter
2.1.1. schematic 및 설정
2.1.2. simulation 결과
2.1.3. 이론값 및 결과분석
먼저 주어진 값에 의해 출력전압
|
|
|
실험에서는 전력변환 회로에 대해 소개하고(전력전자-산업전자 수업내용), 이에 대한 시뮬레이션(Psim tool사용)을 행한다.
2. 시스템 구성
2.1. Phase shift 방식 Full bridge converter simulation
2.1.1. schematic 및 설정
2.1.2. simulation 결과
3. 참고문헌
노의철
|
|
|
결과 병렬연결에서 Rs와Rp를 kirchhoff 법칙을 써서 구하시오.
- 전류가 흐르는 방향은 한 군데이고 전부 양의 방향을 써서 직렬연결은 R1+R2+R3=Rs이고 병렬에서는 (1/R1)+(1/R2)+(1/R3)=1/Rp 이다. 실험목적
실험원리
실험기구 및 재료
실험방법
|
|
|
정현파와 삼각파, 구형파로 파형변화를 할 때, 정확히 10 V로 맞춘것이아니라 정현파에서 고정시켰던 값으로 실험하였기 때문인 것으로 추측되어진다.
참고문헌
신회로이론 : 박송배 저 : 문운당
일반전자공학실험 : 김태중 저 : 상학당
|
|
|
줄어들게 됨을 알수있었고 즉 테브난저항의 존재 그 자체때문에 최대전력전달을 50%로 제 한하는 이유가 된다 1. 실험제목
2. 실험목적
3. 관련이론
4. 결선도
5. 실험기기 및 재료
6. 실험방법
7. 실험결과
8. 검토 및 고찰
|
|
|
브레드보드에 회로를 구성할 때 배선이나 선 색에 따른 시각적 모습 등 바쁜 마음에 완성도가 아직 많이 부족해서 더 노력해야할 것 같다. 디지털 공학 실험
8장 순차논리회로 설계 및 구현(2)
결 과 보 고 서
1. 결과
2. 검토 및 고찰
|
|
|
실험을 통해 확인한다. (2) 전원이 갖고 있는 내부 저항의 영향이 실험 결과에 미치는 영향을 이해하고 실험을 통해 확인한다. 2. 실험 이론
(1) 테브난의 정리
그림 1(a)와 같이 복잡한 선형회로를 그림 1(b)와 같이 하나의 전압원(??? )과 저항(???
|
|
|
회로의 입출력 전압전달 특성.
3.2) 논리 반전기 회로의 입출력 전압파형
4. 실험준비물
5. 실험
5.1) 논리 반전기 회로의 입출력 전압전달 특성
5.2) 논리 반전기 회로의 입출력 전압파형
6. Pspice 실험결과
1) 실험 5.1
2) 실험 5
|
|
메뉴펼치기
