|
9938625&nnew=2
④ http://kin.naver.com/db/detail.php?d1id=11&dir_id=110202&eid=BU6X1uunmfOqS37S8Bke9no7dGJy7B6K&qb=w+DA/LHitvUguau++Q==
⑤http://imagesearch.naver.com/search.naver?where=idetail&query=%C4%DC%B5%A7%BC%AD&a=bli&r=7&u=http%3A%2F%2Fblog.naver.com%2Fjihunsoo.do%3FRedirect%3DLog%26logNo%3D80
|
|
|
기반으로 하여 회로를 설계해도 별 무리가 없겠다.
3. 반전 증폭기 P-spice 시뮬레이션 수행 결과
회로도 -
시뮬레이션 결과 값:Run to Time :10ms 1. 실험 목적
2. 관련 이론
3. 반전 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
압 차이며 셀을 통해 전달되는 전류가 없을때 발생한다. 그래서 전류가 0인 지점을 살펴보면 0.3의 값이 나타난다.
ㄹ
: (쇼트서킷) - 광전압이 생성되지 않았을 때, 전지에서 얻을 수 있는 최대 전류밀도. 즉 전압이 0인 지점이 를 나타낸다.
Probl
|
|
|
1. 실험과정 및 실험결과
2. 실험결과 분석
3. 실험 결론
|
|
|
주의하라.
▶ 0.4984mA
4.7 5KΩ, 10KΩ 저항이 병렬 연결된 저항에 5KΩ 저항이 직렬 연결되어 있다. 이것의 양단에 5V 전원이 연결되어 있는 회로를 구성하라. 각각의 저항에 걸리는 전압, 각각의 전선에 흐르는 전류를 측정하여 기록하라.
|
|
|
소수점 셋째자리 밑으로 했어야 했지만 반올림할 때 소수점 둘째자리에서 함으로써 같아져 버렸다.
참고문헌
만렙물리학, “일물실험2 6주차 키르히호프의 법칙의 실험강의”의 동영상 강의 pdf강의자료 파일, http://www.physics-edu.com/ 없음
|
|
|
때 계산값은 0.952V, 오차는 0.048V, 일 때 계산값은 0.995V, 오차는 0.005V, 일 때 계산값은 1.000V, 오차는 0이다.
3. 그림 1-6(a)에서 라면, 전압계 내부 저항 는?
-
4. 그림 1-6(b)에서 라면, 전류계 내부 저항 는?
- 아주대학교 기초전기전자실험 과목
|
|
|
압을 넣을 때 정확한 전압이 아니었을수도 있었다는 점이다.
우리는 이번 실험으로 직병렬 회로에서 전체 등가저항을 구하는 방법에 대해 배울수 있는 좋은 기회였다. 1. 실험 결과
표 5-1. 저항기의 저항값 측정
표 5-2. 같은 저항값을 저
|
|
|
회로도 및 결과
실험 1) ADC 회로도를 구성하시오.
※ 멀티심 회로도 ※
실험 2) Input 전압값을 기록하고, LED로 출력된 값을 2진수, 10진수로 표현하시오. (Vin 전압값은 R2, R3 저항값을 조절해서 인가한다.)
1) (R2=R3=100K일 때) 2.5V -> 10000000 -> 128
2)
|
|
|
회로구성
② 실험결과
4) Design : P1dB Level for LO Level
① 회로구성
② 실험결과
5) Design : Trap Circuits
① 회로구성
② 실험결과
6) Design : Trap Circuits2
① 회로구성
② 실험결과
7) Design : Initial Conversion Gain Test
① 회로구성
② 실험결과
8) Design : RF / LO Mat
|
|
메뉴펼치기
