|
80%까지 발생하였다.
2. 오차가 발생한 원인은 무엇일까?
회로를 구성하는 부분에서 실수가 있었던 것 같다.
그리고 실험 (2) 에서 위상차가 음수가 나와야 하는데 양수가 나왔다.
이 부분이 오차에 많은 영향을 미친 것으로 파악된다.
3.
|
|
|
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 의
|
|
|
따라 실제 증폭율과 차이를 보일 수 있음)
Schematic
Vo (Freq= 10 Hz),
Vo (Freq= 100 Hz)
Vo (Freq= 1 kHz)
Vo (Freq= 100 kHz)
Vo (Freq= 1 MHz)
Vo (Freq= 30 MHz)
Frequancy(Hz)
Vout(V) [peck to peck]
10 Hz
14mV, 0.7
100 Hz
360mV, 18
1 kHz
1.3V, 65
100 kHz
1.6V, 80
1 MHz
1.6V, 80
30 MHz
1.2V, 60
|
|
|
회로이고 게이트 바이어스보다는 안정하다 하지만 전압 분배기 바이어스 처럼 안정하지는 않다.
전압분배 바이어스 -Q점이 가장안전하고 회로는 복잡하다 1.제목
2.목적
3.기본이론
4.실험방법
(1)사용 기계
(2)사용 부품
5.결
|
|
|
실험에서 사용되는 공통 드레인 증폭기 같은 경우에는 출력단이 가 아닌 로서 입력단의 증가에 따른 출력단의 증가를 예상해 볼 수 있었다. 이는 공통 콜렉터 증폭기와 비슷한 특징을 가지는 회로로써 위상차가 없는 것과 함께 전압이득이 1
|
|
|
압)을 얻을 수 있는 EMOSFET 용 바이어스 회로이다.
※ DC 해석
① : 입력전류 이므로 저항에 전압이 0이 된다.
관계식에서 저항 양단의 전압 이다.
② : : 증가형 EMOSFET의 경우
③ : 출력측에 전압 방정식 에서 를 구한다.
3. 토의
이번 실험에서는
|
|
|
1. 실험 목적
2. 실험 원리
① 다이오드 전압-전류 특성
② 반파 정류기
3. 실험방법
① 다이오드 전압-전류특성 실험
② 반파 정류기 실험
실험결과 및 검토
실험 결과
1. 다이오드 실험 측정 기록표
2. 반파 정류기 실험측정
|
|
|
회로는 두개의 BJT 트랜지스터를 하나의 IC 패키지 내에 제공한다. 달링턴 회로 β의 실효값(β_D)은 각 트랜지스터 값의 곱과 같다. 실험에 관련된 이론 1
실험회로 및 시뮬레이션 결과 3
실험방법 및 유의사항 11
참고문헌 11
(별지) 측정 Dat
|
|
|
이번 실험에서는 먼저 달링턴 회로를 구성하고 회로의 입/출력 임피던스와 전압이득을 구한다.
캐스코드 회로를 구현하고 Q1 과 Q2의 전압이득, 전체 전압이득을 구한다.
측정된 실험값을 바탕으로 계산된 값과, 시뮬레이션상의 이론 값을 비
|
|
|
실험에 사용할 회로를 삽입하고, 간단한 동작원리에 대하여 설명하고 실험의 전반적인 Procedure를 설명하고 무엇을 측정하여 어떠한 것을 얻고자 하는지를 설명한다. PSPICE 시뮬레이션 결과를 여기에 삽입한다. 여러 개의 회로를 실험했을 경우
|
|
메뉴펼치기
