|
비교하지 못한 부분이 있었지만, 만약 파형이 거의 일치한다는 것과 주파수는 진폭의 영향을 받지 않는 다는 것을 생각해보면, 주파수를 측정하였을 때에도 큰 오차없는 값이 출력되었을 것이라 생각한다. 1. 실험 결과
2. 비고 및 고찰
|
|
|
값을 아무리 조절해도 듀티 사이클이 50%이하로 감소하지 않았다. 그 이유는 이론적인 식인 에서 를 0이라고 가정하여도 듀티사이클이 50%이하로는 감소할 수 없기 때문이다. 1. 실험 결과 – 시뮬레이션으로 대체함.
2. 비고 및 고찰
|
|
|
실험에서 사용될 DCT143Z 소자가 시뮬레이션 프로그램 상에 존재하지 않아서 Q2N2222를 대신 사용하였기 때문으로 생각된다.
(2) PSpice를 이용하여 <그림 3.6>의 콜피츠 발진기 회로를 구성한다.
(a) 출력의 발진주파수를 측정한다.
회로 구성
<
|
|
|
길이가 30cm 미만인 일반 전선을 사용
제한사항 : 트랜지스터, 저항, 캐패시터는 주어진 부품 사용
(2) 회로도
< AM 수신기 시뮬레이션 회로도 > 1. 실험 목적
2. 기초 이론
3. 예비 과제
4. 실험 절차 - PSpice 시뮬레이션
5. 설계
|
|
|
실험결과와 그 데이터의 분석 방법을 개략적으로 보이면 <그림 8.3>과 같다.
회로 구성
< Plot vs >
- 처음 값이 +5V일 때, 값은 3.5679kΩ이다.
- 처음 측정한 값이 약 2배가 될 때의 전압 값은 3.75V이다.
- 문턱전압 2V부터 감소하는 파형으로
|
|
|
실험에서도 이와 비슷한 37.35uA가 나온 것을 확인할 수 있다. 약간의 오차가 발생한 것은 서로 정합되지 않은 MOSFET을 이용하여 회로를 구성하였기 때문이라고 생각한다.
- 실험 순서 2)는 DC 전압과 관련된 실험이었는데, 이는 동작점을 찾기 위
|
|
|
회로가 주어진 설계 목적을 만족하는지 살펴본다.
(5) 제어 입력에 따른 출력 회전 속도를 10회 이상 측정하고 오차를 계산한다.
[주의 : DC 모터 제어부와 측정부에 별도의 전원을 공급하는 것이 안정적인 동작을 보장함] 1. 실험 목적
2.
|
|
|
실험과정 9를 반복한다.
③ 바이어스된 2중 다이오드 리미터
11. 교재의 회로를 구성한다.
12~14. S1, S2를 지시에 따라 개방 혹은 단락시키며 출력 파형을 측정하고 기록한다.
15~16. VAA를 지시에 따라 증가 혹은 감소시키며 출력 파형을 측정한다.
|
|
|
2를 모두 닫고, 직류 정전압원 VAA의 출력을 각각 1V, 2V, 3V로 조절해가며 경향성을 확인한 실험의 출력 파형이다. 왼쪽 위가 1V, 오른쪽 위가 2V, 아래쪽 사진이 3V의 출력 파형이다.
직류 정전압원의 출력 전압이 커질수록 출력 파형의 첨두치가
|
|
|
수 있다.
3번 회로-1
3번 주파수 응답-1
즉, 저항과 커패시터를 바꾼 회로에서 100Hz 이던 pole이 6.2Mhz 로 옮겨 간것을 확인 할 수 있다
이런 형식의 pole이 1e6, 1e7, 1e8 rad/sec 인 회로를 3개 연결하고 하나하나의 증폭도 값을
100k=100 * 100 *10 으로 나눠서
|
|
메뉴펼치기
