|
교과목 : 전자회로 실험
REPORT
제목: 실험 5. 추가 논리 게이트
실험 6. 데이터시트 해석
실 험 일: 2013년 10월 07일 .
제 출 일: 2013년 10월 14일 .
조 : .
담당교수: 박찬웅 교수님 .
학 과: 메카트로닉스 공학과 .
학 번: .
성 명: .
5. 추가 논리 게이트
|
|
|
전자회로 책을 참고하니 이 증가함으로써 순방향으로 바이어스된 다이오드를 통한 전류 도 증가하고 이에 따라 다이오드의 전압 도 약간 증가해서() 정확히 잘리는 파형이 나오지 않는다는 것을 알 수 있었다.
2.2 파형 정형 회로
2.2.1 실험 회
|
|
|
2} + { {X}_{C}}^{ 2} } }·I
I= { V} over {Z } = { V} over { SQRT { { { R}^{ 2} + { {X}_{C}}^{ 2} } }}
4. 참고자료
1. 회로이론, 한경희외 공저, 형설출판사, 1991.2
2. 전기전자기초실험, 신정록외 공저, 한올출판사 1996.8
3. 전기회로, 최윤식외 공저, 의중당, 1996.2
4. 디지
|
|
|
결과 input이 2V가 넘어가는 시점부터 출력 전압이 반전되어 나오는 것을 확인할 수 있었다.
6. 참고문헌
[1] 대학전자회로 실험, 1997년, 청문각, 이승훈외 3명 p.303~p.311 1. 제목
2. 목적
3. 이론
4. 결과 및 분석
5. 토의
6. 참고문헌
|
|
|
2V로 변화시키면서 VDS 전압, 드레인 전류 ID를 측정하여 [표9-3]에 기록하시오.
- 예비 보고서 때와는 다르게 RD 저항을 short 시키지 않고 100ohm의 값을 주어서 실험을 진행하였다. 다음의 회로는 브레드 보드에 구성한 본 실험의 회로도의 모습이
|
|
|
실험을 통해서 얻어진 gm과 바이어스 데이터를 이용하여 트랜지스터의 와 값을 구해보시오.
-> 와 을 이용하여 계산하면
= 1.125V , k = 0.919mA/V2이 나온다.
-> υc 와 υa 측정
E2.2 신호 왜곡
실험 장치 :
○ 그림 5.4회로에서 V2=15V 그리고 V1은 VC=5V
|
|
|
2)주파수가 커지면 커패시터에 걸리는 출력전압이 점점 낮아졌다. 입력에 대한 출력의 비 역시 낮아졌다.
이것으로 회로에서 고주파수에 대부분의 전압이 걸리는 것을 알 수있다.
EXPERIMENT 56. 대역통과 및 대역차단 필터(결과보고서)
1. 실험
|
|
|
20
타 이 머
NE555
2
330
저 항
330Ω
4
1,000
커 패 시 터
1.0uF
2
400
LED
적색/황색/녹색/백색
12/4/12/4
5,000
기 판
-
1
10,000
점 프 선
3M
1
12,000
전 지
AAA
2
2,000
계
-
-
41,280
5. 참고문헌
최신 디지털 공학 / 정두영 / 명진
최신 디지털 공학 실험 / David Buchla / ITC
|
|
|
실험 16. 키르히호프 전압법칙(단일전원)
1.실험목적
2.관련이론
3.실험준비물
4.실험과정 Pspice로 구현
실험 17. 키르히호프 전류법칙
1.실험목적
2.관련이론
3.실험준비물
4.실험과정 Pspice로 구현
|
|
|
실험목적
Ⅱ. 테브난 등가회로 실험
(1) PSpice 모의실험
(2) 실험 도구 및 장비
(3) 실습 및 결과
(4) 분석 및 고찰
Ⅲ. 노턴 등가회로 실험
(1) PSpice 모의실험
(2) 실험 도구 및 장비
(3) 실습 및 결과
(4) 분석 및 고찰
Ⅳ. 최대 전
|
|
메뉴펼치기
