|
회로에서 Equqation을 세우면
전압 는 과 사이의 과 에 의한 전압 분배 형태이다. 따라서 전압 형태로 방정식을 세우면
Gain 방정식 을 구하기 위해 을 치환하면
여기서 가 매우 크면(이상적 연산 증폭기는 무한대) 다음과
|
|
|
H 및 출력신호의 크기와 위상을 조사하여 주어진 시스템의 주파수 특성을 알 수 있다.
◎ RC 교류회로(저역통과필터)
또한, 이득(Gain)은 이고, 위상차 = (출력위상 ? 입력위상) 이니까, 의 이득과 위상은 각각 아래와 같다.
|
|
|
회로의 schematic 및 VB, VE, IE, IC, VC, IB 를 확인하고 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라.
※ Transistor : Q2N3904
1. 고정바이어스 회로
그림 3-1
Q2N3904
VB
VE
VC
VCE
IE(mA)
IC(mA)
IB(μA)
β
결과값
694
mV
0V
11.11V
11.11
-3.31
3.29
19.31
170
.38
2. 고
|
|
|
회로는 발진 회로와 같은 많은 응용 프로그램이 있다. 라디오 수신기 및 텔레비전 수상기 설정으로 주변의 좁은 주파수 범위를 선택하기 위해 RLC회로를 사용한다. 이 회로는 종종 동조 회로로 지칭된다. RLC 회로는 대역 필터, 대역 저지 필터,
|
|
|
Chapter 3. 결론 및 Discussion
1. 실제 측정 값과 이론 값에 대한 차이
임피던스의 측정 값과 이론 값이 차이가 크게 발생하였다.
오차가 30%에서 크게는 80%까지 발생하였다.
2. 오차가 발생한 원인은 무엇일까?
회로를 구성하는 부분에서 실수가
|
|
|
회로 설계자에게 신호처리 시 많은 정보를 준다. 신호의 입력은 주로 2 또는 4개의 신호를 동시에 표시한다. 스코프, CRO(cathode-ray oscilloscope), DSO(digital storage oscilloscope) 등으로 알려진 오실로스코프는 다양한 전압신호를 지속적으로 관측할 수
|
|
|
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 의
|
|
|
Chapter 9. 연산 증폭기 및 선형 연산 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 각 회로의 Schematic들과 입력-출력전압들의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 단, 두
|
|
|
PSpice 모의실험 - CH.8 차동 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic과 차동모드(Differential-mode)와 동상모드(Comnon-mode)에서 각각 입력-출력전압들(vi+, vi-, vo1, vo2)의 파형을 해당 표
|
|
|
PSpise 모의실험 - Ch.6 신호분석기 동작 및 공통 이미터 증폭기의 주파수 응답
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결
|
|
메뉴펼치기
