|
한다. 전압계와 다르게 측정되는 대상에서 전혀 전류를 취하지 않는다. * 예비레포트
[실험목표]
[실험 기구 및 장치]
[실험 배경 이론 - 램프회로]
[실험방법]
* 결과레포트
1) 실험사진
2) 회로도 및 측정결과
[결과 및 토의]
|
|
|
실험회로로부터 을 제거하여 저항이 타서 끊어진 상태를 가정해본다. 이 회로의 총 전류를 새로 측정하고 <표9-4>에 이 전류를 기록하여라.
이 개방(open)될 때 총 전류 = 2.7㎃
결과분석 및 결론
저항이 병렬로 접속된 회로에서는 저항마다
|
|
|
실험 결과 (시뮬레이션)
PSpice 모의실험 - Ch.2 반파 및 전파 정류, 클램퍼 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(Vin), 출력전압(VO)의 파형을 해당 표에 포함하여 시뮬레이
|
|
|
1. 저항과 DC 전류/전압 측정
2. Ohm의 법칙과 저항의 직렬, 병렬
장비를 이용한 저항 전압 전류 측정
옴의 법칙과 저항의 최대허용전압
계산과정 사진 첨부 1. 저항과 DC 전류/전압 측정
2. Ohm의 법칙과 저항의 직렬, 병렬
장비를 이용한 저
|
|
|
회로상 어쩔수 없기 때문에 최대한 바늘이 낮은쪽으로 오게끔 한다음 읽는 것이 더 신뢰성 이 높다.
2. 아래의 탄소 저항기의 색 코드를 표시하시오.
(a) 0.27Ω, ⅟₂W, 5% 초록 / 검정 / 은색 / 금색
---> 색코드에 정격은 나오지
|
|
|
PSpice 모의실험 - Ch.2 반파 및 전파 정류, 클램퍼 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(Vin), 출력전압(VO)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여
|
|
|
실험 - Ch.6 신호분석기 동작 및 공통 이미터 증폭기의 주파수 응답
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절
|
|
|
회로에 의해 -20dB/decade가 부가되어 -40dB/decade의 롤-오프로 감소 시작
- fc(bypass)까지 계속 감소하면, 이점에서 바이패스 RC 회로에 의해 -20dB/decade가 또 다시 부가되어 -60dB/decade의 롤-오프로 감소 시작
Chapter2. 실험 결과 (시뮬레이션)
PSpise 모의실
|
|
|
회로의 유용한 또 하나의 회로 구성은 전압을 평균하는 평균기(Averager)이다. 같은 입력저항에 대한 궤환저항의 비를 적절하게 선택함으로써 전체 입력저항의 합을 평균하는 값으로 할 수 있다.
Chapter2. 실험 결과 (시뮬레이션)
Pspice 모의실험
|
|
|
실험 결과 (시뮬레이션)
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결
|
|
메뉴펼치기
