|
논리합 회로 (NOR gate)
기타 논리 회로
배타적 논리합 (XOR gate)
D플립-플롭
논리소자 취급
서로 다른 논리소자의 연결 시 주의점
CMOS소자가 선호되는 이유
CMOS 소자의 단점
논리연산의 단순화
논리연산용 부울대수 (Boolean algebr
|
|
|
논리기호로 그리시오.(Vcc 와 GND 생략)
2. 표 3-2-1(정논리) 의 데이터를 사용하면 이 게이트가 무슨 형인지를 설명하시오. 그 동작을 나타내는 논리기호를 그리시오. 부울 변수처럼 핀 번호를 사용하여 회로에 대한 부울대수 식을 쓰시오.
3. 표 3
|
|
|
회로가 익세스-3 코드를 어떻게 발생하는가에 대해 설명하시오.
5. 2단의 2진 카운터는 정상적인 2진수로 증가 카운트를 한다. 다음의 코드에 따라 이것을 엔코드하려고 한다. 이것을 수행하는 논리도를 그리시오.
6. 디코드의 “active high\"출
|
|
|
논리회로(조합논리) : 입력/출력으로 구성. Test Vector 사용
복잡한 논리회로(순차논리) : 입력/상태/출력으로 구성. 논리 Simulation을 사용
순차논리회로 테스팅의 어려움
회로 내부 상태의 설정 및 관측(observability)이 어렵다. (외부 출력용 Test Point
|
|
|
측정될 수 있기 때문이다.
참고문헌 및 출처
일반물리학실험(제3판), 부산대학교 물리학교재편찬위원회 청문각, 네이버 백과사전 실험 목적
실험 원리
실험 기구 및 재료
실험 방법
측정값
결과에 대한 논의
결론
참고문헌 및 출처
|
|
|
회로 컴퓨터의 설계와 이론에 관한 최초의 스케치를 발견할 수도 있을 것이다. 그러나 이 모두를 포함한 많은 업적들은 그의 전문활동을 벗어나 이루어진 것이었다. 1. [개요]
2. [생애]
3. [논리학 연구]
4. [철학적 업적]
5. [의의]
|
|
|
간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하여라.
2-level AND-OR(NAND-NAND) logic 회로도
(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하여라.
= + + + =
= + + +
= ( + ) + (+)
= () +
다
|
|
|
출력된다. · 진리표A
B
D0
D1
D2
D3
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
0
0
1
실험 2. PSpice나 Quartus II를 이용해 시뮬레이션을 위한 회로 구성에 힘든 점이 있어 진리표로 시뮬레이션 값 대체함. 1. 실험 이론
2. 문제
3. 실험 방법
4. 시뮬레이션
|
|
|
개요
2.수의 표현
3.여러가지 부호
4.부울 대수
5.논리식의 간단화
6.기본적인 논리회로
7.멀티바이브레이터 회로
8. 시미터 트리거회로
9. 계수회로와 레지스터
10. Shift Register
11. 연산 장치
|
|
|
회로는 게이트 수가 2개 이지만 IC의 개수는 (a)회로와 마찬가지로 2개를 사용한다.
위의 회로는 불대수의 분배법칙으로 서로 등가 회로임을 알 수 있다.
(2) 의 논리식에 대한 회로도와 진리표를 완성하고 비교 설명하시오.
(a) (b)
논리식
조합
|
|
메뉴펼치기
