|
후 다이오우드로 음의 펄스만을 골라 vi로 Q1의 base에 입력하고 있다. 따라서, 음의 펄스 사이의 간격은 구형파의 주기가 된다. 그림 4는 Q1 base의 입력 파형과 그에 따른 Q1과 Q2의 collector 전압 파형을 보여준다. 1. 실험목적
2. 실험원리
|
|
|
대한 생각
8. 마지막으로 하고 싶은 말 1. 유전공학과
2. 고분자시스템공학과
3. 중어중문학과
4. 건축공학과
5. 한문학과
6. 사회환경시스템공학
7. 전자전기공학부
8. 경제학과
9. 사회복지학과
10. 토목환경공학과
11.
|
|
|
폴로 13호는 무사히 지구로 귀환할 수 있었다. 비록 달 착륙이라는 미션에는 실패했지만 아폴로 13호는 후세대에게 성공한 실패로 인정받는다고 한다. 비록 실패했더라도 그 과정에서 무언가를 배운다거나 알아낼 수 있었다면 그 자체로 의미
|
|
|
f : 12.5 kHz
PWM 제어 회로도
Simulation 파형
주파수는 1/f 이고, 스위칭 주파수가 12.5kHz 이므로 출력파형의 주기는 대략 80ms 가 나와야 한다. 회로 simulation 결과 주기가 대략 80ms 임을 관측할 수 있다.
(2) PWM 제어 회로와 Buck Converter 회로를 이용하여
|
|
|
마찮가지로 우리가 원하던 값에 도달하지 못했다.
▣ 3.6 Degeneration R, Coupling C, Bypass C의 역할에 대해 서술하라. 설계한 회로에서 Bypass C의 유무에 따른 출력전압을 그래프로 그리고 차이점을 서술하라.
Degeneration Resister
증폭기 성능의 변화를
|
|
|
대응해서 소자표면에 전하가 발생하여 출력이 Source단에서 나온다. 회로의 안정적인 동작을 위하여 Pull-down Resistor로 R3을 사용하였으며, 그 출력신호를 Active HPF를 통해 걸러내 Op-Amp를 이용하여 10000배의 반전 증폭을 시켜서 백색 LED에 불이 들
|
|
|
대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하여라.
2-level AND-OR(NAND-NAND) logic 회로도
(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하여라.
= + + + =
= + + +
= ( + ) + (+)
= () +
다단계 조합 논리 회로도
(
|
|
|
0으로 변할 때)가 입력 전압이 1에서 0으로 변할 때(출력 전압이 0에서 1로 변할 때)보다 지연 시간이 더 길다.
(4) 게이트를 사용하여 만든 2x4 디코더의 기능에 대해 설명하고, 그 정의에 따라 진리표를 만들고, 2x4 회로도를 설계하라.
디코더는
|
|
|
11
10
00
0
0
0
0
01
0
1
1
0
11
0
1
1
1
10
0
1
0
1
00
01
11
10
00
0
1
0
0
01
0
1
0
0
11
1
1
1
1
10
0
0
0
0
00
01
11
10
00
0
0
0
1
01
0
0
0
1
11
1
0
1
0
10
1
0
1
0
00
01
11
10
00
0
0
1
1
01
0
0
1
1
11
1
0
1
1
10
1
0
1
1
00
01
11
10
00
0
1
1
1
01
0
1
1
0
11
0
0
1
0
10
0
0
1
0
00
01
11
10
00
1
0
0
1
01
|
|
|
대해 자료 값을 조사하고 그 정의를 적어라.
74LS73 JK 플립플롭 회로도 및 시간값들
74S74 D 플립플롭 회로도 및 시간값들
Tsu
Set up 시간. Sampling이 일어나기 전까지 입력이 올바로 인식되는 데 필요한 최소한의 시간
Th
Hold 시간. Sampling이 일어난
|
|
메뉴펼치기
