|
11101111011111001111110011111111001110111101111100111
이 때, 15개의 111이 detect된 뒤에 멈추는가를 확인하고 그 뒤에는 아무것도 작동하지 않는지를 보았다. 그 뒤에 starsig 입력을 다시 주어 초기값으로 되돌려 동작함을 확인하였다.
startsig에 의해 starter에
|
|
|
11101111011111001111110011111111001110111101111100111
이 때, 15개의 111이 detect된 뒤에 멈추는가를 확인하고 그 뒤에는 아무것도 작동하지 않는지를 보았다. 그 뒤에 starsig 입력을 다시 주어 초기값으로 되돌려 동작함을 확인하였다.
startsig에 의해 starter에
|
|
|
if Enable = \'1\' then
if Q = \"0011\" then Q <= \"1000\";
else Q <= Q-1; end if;
end if;
end if;
end process;
S5 <= \'1\' when Q <= \"0101\" else \'0\';
end counter;
endmodule 1. Up counter
2. Down counter
3. Up-Down counter
4. Moore FSM "1011" sequence detector
5. Falling Edge
|
|
|
설계기술이 관건인 비메모리 분야는 핵심 시스템 설계, 응용 S/W, 구현방법 등에서 절대적 열세로 제품창출능력이 극히 미약한 실정이다. 전반적으로 대만, 일본 등에 뒤져 있으나, LCD용 IC 등 일부 제품은 주도권을 확보하고 있다.
7. 결론 및
|
|
|
설계는 될 때까지 시간을 주시기 때문에 시험을 잘봐야 좋은 성적을 거둘 수 있습니다. 그러기에 이 자료를 참고하시고 소스에 대한 이해를 하시는 것이 도움이 많이 되리라고 생각합니다! zero detector해석
회로구현(state equation, outout equatio
|
|
|
것. (가급적 2차원 평면으로 결선을 할 것.)
5.참고문헌
디지털공학실험(이병기 저) 사이텍미디어 (p21~31)
VHDL을 이용한 디지털 논리회로 설계(William Kleitz 저) 아이티씨
(p50~54,p64~83) 1.목적
2.이론
3.실험기구
4.실험절차
5.참고문헌
|
|
|
(공주대학교 디지털 가상실험실)
6)http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap06/digital06_frame.htm
(가산기, 감산기에 대한 전반적 이론과 소자들의 데이터시트 자료)
3. Datasheet 1.실험 제목
2.실험 목적
3.실험 이론
4.결과 예상치
|
|
|
디지털 논리와 컴퓨터 설계 -M.Morris Mano and Chaarles R.Kime
2) http://www.alldatasheet.co.kr (데이터시트)
3) http://www.encyber.com/search_w/bsearch.php?gs=ws&p=1&q=인코더
4) http://www.blitzlogic.com/7seg_89.htm
2. FPGA 보드 작동사진
1) 1번실험 사진(보드)
2) 2번실험 사진
3) 3번
|
|
|
Converter］→［스피커］
［PC］→［Detector］→［A/D Converter + Receive Beam former］→［마이크］
Micro Processor
DIGITAL ANALOG 전담인력 구성
상위 설계도 작성
간단한 링크 budget 분석 및 세부설계 규격 결정
|
|
|
설계하고, 설계한 회로도의 논리도를 완성하시오.
6. 필요한 결과
표 11-1
Y
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
표 11-2
Y
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
표 11-3
입 력 X
선 택 선
출 력
A
B
0
0
0
1
0
0
0
0
1
1
0
1
0
1
0
1
1
0
0
1
1
1
1
1
표 11-4
선 택 선
|
|
메뉴펼치기
