|
s에서 처음 Low값을 출력, 그 이후에 80.0~150.0ns까지 High값을 출력.
Y1의 경우 - 10.0~20.0ns에서 처음 Low값을 출력, 그 이후에 20.0~90.0ns까지 High값을 출력.
Y2의 경우 - 50.0~60.0ns에서 처음 Low값을 출력, 그 이후에 60.0~130.0ns까지 High값을 출력.
Y3의 경우 -
|
|
|
실험이었다. 특히 이번 실험에서는 회로가 복잡하여 진리표대로 값이 나오질 않아 고생을 많이 한 실험이었다. 물론 속도 면에서는 실험 1,2장보다는 빠르게 진행할 수 있었지만, 한 번 회로가 잘못 구성되어지면 수정하는 데 골머리를 앓아야
|
|
|
각해 볼 수 있다. 세 번째 이유로는 저항들끼리 겹쳐져서 합선되는 경우였다. 이 부분에 대해서는 나중에 해결을 하였지만, 그래도 결과가 제대로 나오진 않았다. 네 번째 이유로는 7-Segment LED 장치의 자체적인 문제로 볼 수 있는데, 이번 실험
|
|
|
되었을 수도 있었을 텐데 라는 생각이 많이 드는 설계였다. 결과가 제대로 나오지 않고, 시간도 너무 부족했던, 그리고 여러 가지가 아쉬웠던 설계였으므로, 다음 설계(뿐만 아니라 다음 실험들도)부터는 최대한 만족스러운 결과가 나오기 위
|
|
|
하지만 조교님께서 다른 회로 사진을 구해서 설계를 구성하라고 하셔서 인터넷에 Positive Edge Triggered Master-Slave D Flip-Flop를 검색하여 회로를 찾아 설계에 임하였다. 다행히 예비보고서를 다시 작성하지 않아도 된다고 하셔서 큰 부담 없이 설계
|
|
|
을 했었더라면, 이 정도로 실패하는 설계가 아니었을 것이다. 결과가 제대로 나오지 않고, 시간도 너무 부족했던, 그리고 여러 가지가 아쉬웠던 설계였으므로, 다음 설계(뿐만 아니라 다음 실험들도)부터는 최대한 만족스러운 결과가 나오기
|
|
|
7 downto 0);
end if;
end if;
end process;
end Behavioral;
(2)Booth 곱셈기
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_signed.ALL;
entity booth_multiplier is
--승수, 피승수 및 출력의 길이 저장
generic (m_plicand_width : integer :=8;
m_plier_width : integer :=8;
output_width : intege
|
|
|
터값으로 주파수를 계산하고 계산된 주파수가 카운터 수보다 작을 때 반복하고 커지면 그만둔다. 또한 그 주파수가 입력캡쳐 인터럽트로 요청된다.
void STOP_FREQ(){
TCCR3A = 0x00;
TCCR3B = 0x00;
TCNT3 = 0;
ICR3 = FREQ(0);
PORTE = 0xFF;
}
CTC 모드를 멈추고 포트
|
|
|
험과 마찮가지로 우리가 원하던 값에 도달하지 못했다.
▣ 3.6 Degeneration R, Coupling C, Bypass C의 역할에 대해 서술하라. 설계한 회로에서 Bypass C의 유무에 따른 출력전압을 그래프로 그리고 차이점을 서술하라.
Degeneration Resister
증폭기 성능의 변
|
|
|
sei()함수로 인터럽트를 다시 허용한다.
SIGNAL(SIG_INTERRUPT1){
cli();
time_10ms=0;
time_100ms=0;
time_1s=0;
time_10s=0;
sei();
}
cli() 인터럽트 중에 일어나는 인터럽트를 막고 시간을 리셋하는데 PORTG의 각 비트에 대한 내용이 리셋된다. 다음 sei()로 인터럽트를 허
|
|
메뉴펼치기
