|
는지 알게 되었다. 그리고 그림 5-1의 회로를 만들어서 오실로스코프를 이용해서 파형을 관찰하여 도표 1을 작성 했다. 그리고 그림 5-2의 회로를 구성하여 표 5-4의 BCD코드의 1의 보수와 2의 보수를 알아내면서 실험을 마무리 했다. 처음에 4장의
|
|
|
되어 있는 것이었다. 그래서 계속 고민하고 있었는데 게이트를 우리가 헷갈려서 바꿔서 껴놓았던 것이었다. 그래서 게이트를 바꿔서 끼니까 정상 작동 되면서 일찌 감치 실험을 마칠 수 있었다. 항상 회로를 구현하는 것에서 어려움이 많이
|
|
|
다 연결 해야 하는데 연결을 하면서도 합선 이라던가, 잘못된 핀번호에 꽂기 등 몇가지의 이유로 실험의 결과값이 제대로 나오지 않아 다시 실험을 하게 되어 시간이 지체 되었다.
2진/Excess-3코드 변환 회로를 구성하는 과정에서는 C0를 접지에
|
|
|
전기전자공학 서비스가 중단된다면 어떤 일이 벌어질지를 논의, 보고하라.
현대사회에서 우리가 누리는 모든 편의 시설을 잃게 될 것이다. 즉, 조선후기 시대의 모습과 다름없는 삶을 살아가고 있지 않을까? 모든 통신이 중단되고, 모든 교통
|
|
|
한다.
하지만 PSPICE에서 R2의 저항값을 R1의 저항값의 2배로 설정하고 simulation을 돌리니 원하는 출력전압값이 나오지 않았다. R1과 R2의 비를 더 크게 설정(4.5배)하니까 회로가 정상적으로 동작 하였다.
따라서 회로에서는 R1 : 10㏀ R2 : 45㏀을 사
|
|
|
없어서 2N3019를 사용하였다.
Vc = 0.5V (Run to time = 0.5m)
Vc = 15V (Run to time = 0.08m)
주기 : 180us 주파수 : 5.5kHz
주기 : 50us 주파수 : 20kHz
Vc 값이 증가함에 따라 주기는 감소하고 주파수 값이 증가함을 알 수 있다.
(5) Vco의 중심 주파수가 2 ㎑가 되도록 회
|
|
|
s Q when ON
Q
실험순서 5:D 래치 회로에 관한 관찰 내용
회로도
상 태
결 과
Enable=H
→ LED blink
(D입력이 HIGH일 때, Latch가 set되고
D입력이 LOW일 때, Latch가 reset된다.)
Enable=L
Green LED ON상태
Yellow LED 에 연결된 Q을 short
→ LED OFF
Q을 다시 Yellow LED 에 연결
|
|
|
Slave의 출력에서 Master의 입력이 피드백 구성은 JK Flip-flop의 특성 전환을 제공한다.
JK latch에서 J와 K의 입력이 둘 다 1이 되면 출력이 끝없이 진동한다. JK Master/Slave 플립플롭을 만들어 위의 문제를 해결할 수 있다. JK Master/Slave 플립플롭은 두 단
|
|
|
한, 입력 신호, Q1 신호, Q2 신호의 파형을 함께 그리시오.
비동기식 4진 카운터 회로도
비동기식 4진 카운터 simulation 파형
빨간색 파형이 Q1, 파란색 파형이 Q2이다. 74LS73칩은 falling edge에서 값이 변하므로 Q1,Q2값은 00->01->10->11->00 .. 반복
|
|
|
개방상태라면 출력 핀에 어떤 전압이 나타날 것으로 예상되는가?
출력에는 유효하나 논리레벨이 나타날 것이다.
4. 논리 측적을 위해 논리 프로브와 디지털 멀티미터를 사용할 경우의 장단점에 대해 논의하라.
논리 프로브
디지털 멀티미터
|
|
메뉴펼치기
