|
이번 실험에서는 먼저 달링턴 회로를 구성하고 회로의 입/출력 임피던스와 전압이득을 구한다.
캐스코드 회로를 구현하고 Q1 과 Q2의 전압이득, 전체 전압이득을 구한다.
측정된 실험값을 바탕으로 계산된 값과, 시뮬레이션상의 이론 값을 비
|
|
|
될 수 있다. C1과 C3는 각각 입력과 출력의 결합 커패시터 역할을 하고 C2는 바이패스 커패시터 역할을 하게 된다. 요약문. 1
실험내용 2
실험결과 6
문제점 및 애로사항 10
설계프로젝트 진행사항 10
결론 10
(별지) 측정 Datasheet 11
|
|
|
실험에 사용할 회로를 삽입하고, 간단한 동작원리에 대하여 설명하고 실험의 전반적인 Procedure를 설명하고 무엇을 측정하여 어떠한 것을 얻고자 하는지를 설명한다. PSPICE 시뮬레이션 결과를 여기에 삽입한다. 여러 개의 회로를 실험했을 경우
|
|
|
다중 증폭단을 갖는 시스템의 바이어스 전압과 전류를 측정하고 커패시터로 결합된 시스템에서 한 증폭단의 직류전압과 전류가 다른 증폭단의 직류 전압과 전류에 영향을 받지 않는다는 것을 확인.
마지막으로 다중 증폭단을 갖는 직류 결
|
|
|
4.1 Karnaugh Map활용
측정문제
이론값 및 측정값 datasheet 4.1 Karnaugh Map활용
측정문제
이론값 및 측정값 datasheet
|
|
|
- JFET (Junction Field-Effect Transistor)의 원리와 구성
접합 게이트 전계 효과 트랜지스터, JFET(Junction Field-Effect Transistor)은 3단자 Unipolar 반도체소자로서 제어(게이트)전압에 의해 역방향 바이어스 된 p-n접합의 공핍폭을 변화시키는 소자이다.
즉
|
|
|
vin), 출력전압(vout)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. Vsig의 Peak to peak는 10mV, freq는 1kHz로 설정하고, 두 주기의 입출력 파형이 출력되도록 설정하시오. Run to time =
(단, 트랜지스터의 제조사에 따라 실제 증폭율
|
|
|
단방향적 특성을 가지므로 양방향 전류를 단방향 전류로 변환하는 정류(Rectification) 작용에
다이오드가 응용된다. 실험에 관련된 이론 1
실험회로 및 시뮬레이션 결과 2
실험방법 및 유의사항 4
참고문헌 5
(별지) 측정 Datasheet 5
|
|
|
1. 논리회로의 기초 및 응용
2. Boolean 대수와 논리식 간략화
실험 계산값, PSPICE값, 측정값 datasheet 1. 논리회로의 기초 및 응용
2. Boolean 대수와 논리식 간략화
|
|
|
R.L.C 수동소자와 TTL IC
DC회로와 DC전압,전류 측정
Ohm의 법칙과 저항의 직렬 병렬 R.L.C 수동소자와 TTL IC
DC회로와 DC전압,전류 측정
Ohm의 법칙
|
|
메뉴펼치기
