|
회로
- 매우 작은 입력도 검출 가능
『수동 피크 검출기』
- Vin >0 > 다이오드 도통 > Vin, Max Voff 충전 > 입력이 offset 보다 큰 경우만 유용 ■ 서론
* 실험 목표
■ 이론
『부 임피던스 회로』
『 종속 전류 발생기(전압 –
|
|
|
3) 브릿지 정류기 회로
전파 정류 회로의 일종으로, 다이오드 4개를 브리지 모양으로 접속하여 정류하는 회로로 중간 탭이 있는 트랜스를 사용하지 않아도 되고 거의 2배의 높은 피크 출력전압을 내므로 많이 사용된다.
Pspice Simulation
1) 반파 정
|
|
|
1. 실험 개요
- [실험11]에서는 MOSFET을 이용한 기본적인 세 가지 증폭기 중에서 공통 소오스 증폭기를 실험하였다. 이번 실험은 나머지 두 가지 증폭기 구조 중의 하나인 소오스 팔로워에 대한 실험이다. 소오스 팔로워는 출력 임피던스가 작으
|
|
|
1. 실험 개요
- 차동 증폭 회로(differential amplifier)는 출력이 단일한 단일 증폭 회로(singe-ended amplifier)에 비하여 노이즈와 간섭에 의한 영향이 적고, 바이패스(bypass) 및 커플링(coupling) 커패시터를 사용하지 않고도 증폭 회로를 바이어싱하거나 다
|
|
|
이 0.5㎃가 아니면 실험 (1)로 돌아가 저항 R1과 R2의 값을 적절히 조절하여 IC=0.5㎃가 되도록 한다.
RC= 9.97 ㏀
VB= 0.717 V
VC= 5.515 V
IC= 0.4612 ㎃
IE= 0.0026 ㎃
IE=IB+IC= 0.4638 ㎃
그림 8. IC=0.5mA,VC=5V바이어스 회로
실험 11.3 바이어스의 안정을 위해 에미터 저
|
|
|
양단에는 항상 일정한 제너 전압 VZ가 유지 된다는 점이다. Vz는 1.8 ~ 수백[V]이고, 전력소비는 500mW ~ 50W이다.
제너다이오드의 기호는 옆의 그림과 같다.
Pspice simulation
Pspice로 회로는 그려봤는데 시뮬레이션은 어떻게 하는지 모르겠습니다.
|
|
|
교류 : 시간에 따라 크기와 방향이 바뀌는 전압 또는 전류
|
|
|
설계 명칭.
IC를 이용한 스톱 워치
최종 목표.
이론과 실험을 통해 배운 논리소자를 스톱워치 설계에 적용해 봄으로써 이론과 실질적 응용에 대한 관계를 확인한다.
...
회로의 정상 결선에도 불구하고, 장시간 사용으로 건전지 내
|
|
|
내부저항 같이 엄청 미세한 영향은 배제하면
결과적으로 실험결과는 만족스럽게 잘 나왔다. 이것을 활용하여 다른 로직인 AND, OR, NAND등 여러가지를 구성하는 방법도 생각해 보면 좋을듯하다 1. 실험회로
2. 실험결과
3. 결론 및 토의
|
|
|
회로의 전류의 크기이다.
병렬회로의 수가 증가하면 회로 전체의 저항은 감소한다. 병렬회로가 증가함으로서 전류가 흐를 수 있 는 경로가 증가하여 회로의 전도성을 증가시키기 때문이다.
4. 실험기기 및 재료
가. DC POWER SUPPLY 나. DMM 다. 브
|
|
메뉴펼치기
