|
설명하라. 또, 전압계(DMM)의 위치를 명시하라.
3.3 를 구하는 실험회로를 그리고 실험절차를 설명하라. 저항계(DMM)의 위치를 명시하라.
그림 1 브리지회로에서 부분과 전압원을 제거한 후, 남은 부분 (a, b)에 전항 측정모드로 설정한 DMM에 연결한
|
|
|
회로와 RL회로의 전달함수의 크기와 주파수특성을 실험적으로 구할 때 측정주파수를 각각에 대해 결정하라. (실험계획 3.2, 3.6 참조. 예 : 100, 200, 400, 600 ㎐ 등, 그러나 변화가 많은 부분에서는 주파수 간격을 작게 해야 한다.)
초기 30㎑까지 곡
|
|
|
회로를 구성한다. 각 저항에 흐르는 전류를 측정한다. 키르히호프의 전류의 법칙인 ‘회로망에서 임의의 교차점에 흘러 들어가는 모든 전류와 나가는 모든 전류의 합은 0이다’ 라는 점을 만족하는지 실험으로 확인하여 본다.
나. 키르히호프
|
|
|
EXCEL사용). 주파수가 커지면서 위상차의 부호가 바뀔 수 있는가?
주파수가 커져도 전달함수의 크기가 감소함수에서 증가함수로 바뀌지는 않는다.
주파수가 커져도 위상차의 부호가 바뀌지 않는다. 1. 목적
2. 시험준비물
3. 실험계획서
|
|
|
실험계획서
3.1 FG(+) ㅡ 저항 ㅡ 인덕터(10mH) ㅡ FG(-)의 순서로 연결된 회로에서 시정수를 10μs 로 하고자 할 때의 저항을 계산하라. FG의 출력을 0.5V의 사각파(high = 0.5V, low = 0V, 듀티 사이클 = 50%)로 할 경우에 시정수 τ를 오실로스코프로 측정하
|
|
|
측정범위를 넘어가지 않도록 주의하라.
▶ 0.4984mA
4.7 5KΩ, 10KΩ 저항이 병렬 연결된 저항에 5KΩ 저항이 직렬 연결되어 있다. 이것의 양단에 5V 전원이 연결되어 있는 회로를 구성하라. 각각의 저항에 걸리는 전압, 각각의 전선에 흐르는 전류
|
|
|
실험이었다. 016. JFET 특성
017. JFET 바이어스 회로
018. JFET 바이어스 회로 설계
019. 공통 소스 트랜지스터 증폭기
020. 다단 증폭기 (RC 결합)
021. 공통 이미터 증폭기의 주파수 응답
022. 차동 증폭기 회로
023. 선형 연산 증폭기 회
|
|
|
실험적으로 확인함으로써 복잡한 회로에 대한 분석 능력을 키운다.
임의의 회로에서 데브난(Thevenin)의 등가회로를 이용한 계산값과 측정값을 비교한다.
데브난의 정리(Thevenin’s Theorem)를 실험적으로 증명한다.
노튼의 정리(Norton’s Theorem)를
|
|
|
회로로 나타내기 위해서는 ???와 ???을 구
해야 한다. ???는 개방된 단자 a, b 양단의 전위차(전압)이고, ???는 회로의 모든 전원을 0으로 두고 단
자 a, b에서 회로를 본 하나의 등가 저항값이다. 실험 9. 등가 전원 정리
1. 실험 목적
2. 실험 이
|
|
|
1. 실험 장비
① 디지털 멀티미터
② 저항(???? ???? ???)
③ 프로브팁, 악어입 클립
④ 직류 전원 장치
⑤ 연결선
⑥ 브레드보드
2. 실험 내용 및 방법
복잡한 회로를 쉽게 해석하는 데 여러 가지의 방법들이 있다. 이 중 여러 가지의 방
|
|
메뉴펼치기
