|
회로망을 능동필터는 실제 구현하기 어려운 소자 L을 연산증폭기로 대신하여서 R,C와 OP AMP로 이루어진 회로망을 이야기 합니다.
필터는 말 그대로 걸러낸다 라는 뜻이지요. 전기전자에서는 바로 주파수를 걸러 냅니다.
LOW PASS FILTER 저역통과필
|
|
|
전기회로에서의 임의의 접속점에서 유압전류와 유출전류의 대수합은 0라는 사실을 직접 확인해 봄으로써 비록 오차 발생으로 인한 아쉬움은 있지만 이론을 실험을 통하여 확인해 보는 계기가 되었다.
5. Reference
- “회로이론실험”, 이준신,
|
|
|
측정할 때 내부저항이 매우 크다는 것을 앞에서 실험하였다. (10MΩ정도.) DMM의 내부저항을 측정하는 방법을 설계하여 제출하라
① 의 값과 22MΩ의 값을 측정한다.
② 위 회로도처럼 전압측정 mode에 놓여진 DMM을 저항과 전압에 직렬
|
|
|
결과
회로도 )
VGG 값 0.5에서 0.5v씩 증가, 3.5v까지 측정 )
시뮬레이션 결과 )
y축 상단에서부터 Vgs값이 -0.5, -1.0, -1.5, -2.0, -2.5, -3.0, -3.5v값을 지닌다. 1. 목적
2. 이론
3. JFET 전압-전류 특성 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
|
측정하는 장치와 DMM 내부저항을 측정하는 장치를 설계, 제작, 측정하는 것이었다. 또한 전압안정 직류전원을 여러조건에서 동작시켜 보며 동작원리를 이해하는 것이었다. 저번 실험에서 구성했던 회로들을 복습하면서 설계하여 문제없이 설
|
|
|
전력
무효전력
(var)
유효전력
(W)
피상전력
(VA)
R-L
60
3.14
0.747
124.3
137.6
185.43
R-C
60
3.16
0.67
138.9
127.9
189.35
R-L-C
60
2.39
0.973
32.9
138
142.4
+ 실험 결과 & 고찰
위의 표 9-6은 각 회로의 전류를 측정하고, 위상각을 측정하여 역률을 구하는 것과, 전력을 측
|
|
|
실험 방법
(1)RC미적분 실험 회로에서 R1=R2=100㏀, C1=C2=0.001㎌을 위치시키고 신호발생 기를 이용하여 1㎑, 0V ∼ +10V구형파를 인가한 후 스위치 S1, S2가 다음과 같 은 위치에 있을 때 각각 B-C양단의 전압 파형을 관찰하고 시상수
tau
를 측정하라.
S1:
|
|
|
.
(1) 무한대의 전압이득 : Av = ∞
(2) 무한대의 입력저항 : Rin = ∞
(3) 영 옴인 출력저항 : Rout = ∞
(4) 무한대의 대역폭 : B = ∞
(5) 영인 오프 1. 목적
2. 이론
3. RC 빈-브리지 발진기 회로 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
\"L\"된 순간부터 리드 모드로 동작이 시작되고, 데이터는 어드레스가 셋 되면서부터 tacc후, *EC에서부터 tec후, *OE에서 셋후, D7-D0로 읽어 내지만, 일반적으로는 tce 또는 toe 중 최대값을 액세스 타입으로 설계한다.
- 8 스텐바이 모드(standby mode)
스
|
|
|
교류적인 이득은 보상을 시킬 수 있습니다.
BJT와 JFET의 비교
3. JFET 공통 소스 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 ) 1. 목적
2. 이론
3. JFET 공통 소스 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
메뉴펼치기
