|
기초전기전자공학실험 (교학사, 대한전자공학회, 2006년, 111-123페이지)
6. 시뮬레이션
실험 책 page 117 에 그림 8.4
을 구하기 위한 회로 을 구하기 위한 회로 1. 실험목적
2. 이론
3. 사용기기 및 부품
4. 실험순서
5. 참고자료
6. 시뮬
|
|
|
실험 3에서 Y와 Y\'에 흐르는 전압을 측정하니 약 1V가 나왔고 7400 TTL 2개의 게이트에서 입력단과 출력단의 전위차가 1V가 측정되는 것을 알 수 있었다. 실험 7. 디지털 게이트의 전기적 특성
1. 목적
2. 이론적 배경
3. 사용 장비 및 부품
4.
|
|
|
실험1]
부품값
0.1kΩ
0.5kΩ
1kΩ
5kΩ
6kΩ
10kΩ
그림(a)
0.1uF
0.5uF
그림(b)
1mH
10mH
[실험2]
부품값
0.1kΩ
0.5kΩ
1kΩ
5kΩ
6kΩ
10kΩ
그림(a)
0.1uF
0.5uF
그림(b)
1mH
10mH
5.참고자료 :
Pspoce와 함께하는 기초전자전기공학실험 (홍순관외 3명, 홍릉과학출판사)
-
|
|
|
회로에 그 대책을 강구하고 있다.
⑦ 동상이득이 0이다.
⑧ 주파수 특성이 우수하다.
⑨ offset 전류와 전압이 0이다.
* 참고 문헌
-임헌찬 외, 전기전자기초실험, 복두출판사, 2002.
-네이버 두산백과사전.
-http://blog.naver.com/dhlion?Redirect=Log&logNo=30002
|
|
|
STOP 하여 값을 읽는 과정에서 약간의 오차가 생겼을 것이다. 1. 관련 이론(Theoretical Background)
2. 결론 및 Discussion
3. References
RLC회로의 과도 상태 특성,기초회로실험,한양대에리카,기초회로실험 에리카,과도상태,RLC 과도상태,RLC 과도
|
|
|
실험-청문각
Google검색 Ⅰ. FILP-FLOP 특성 조사
Ⅱ. FIPLP-FLOP 실험
- 초기 전원 인가 후 출력상태
- 입출력 전압의 1/0, H/L 전압 범위
- 출력 전압 값에 영향을 미치는 요소
- 정상적인 동작을 하는 전압 범위와 전류
Ⅲ. 실험 회로
|
|
|
=1mH로 대치시킨 후 =100, 500, 1k인 각각의 경우에 대하여 E-F 양단의 전압 파형을 관찰하고 묘사하라.
5. 참고자료
- 기초전기전자공학실험 (교학사, 대한전자공학회) 1. 실험목적
2. 이론
3. 사용기기 및 부품
4. 실험순서
5. 참고자료
|
|
|
실험 기본 이론
1) 중첩의 원리(principle of superposition)
≪ 그 림 ≫
그림 4 중첩의 원리
중첩의 원리란 한 개 이상의 전원을 포함하는 선형 회로망에 있어서, 회로내의 임의의 점
|
|
|
회로에서의 전압과 전류가 중첩의 원리를 통하여 실험 없이도 쉽게 계산 해 낼 수 있다는 것을 알 게 되었다.
7.Appendix
참고문헌 : 전기전자기초실험 , 대한전자공학회편 , 청문각
Fundamentals of Electric circuits , McGRAW-HILL 1. Title
2. Name
3. Abs
|
|
|
실험을 하였다. 이에 따라 A파형은 1V에서의 파형, B파형은 2볼트에서의 파형, C파형은 3V에서의 파형, D파형은 4V에서의 파형으로 1V씩 간격을 두고 측정하였다.
6. 분석 및 고찰
- 이론 설명을 듣고 난 후 첫 실험은 기초전기(연산증폭)실험이 이
|
|
메뉴펼치기
