|
결과
비동기식 10진 카운터
Modular-3 카운터
Reference
1. http://princess.kongju.ac.kr/DigitalMain/framekor.htm
2. http://www.e-mirim.hs.kr/cyberroom_computer/computer07.jsp(미림여자정보과학고등학교)
3. Didital Logic Application And Design, Yarbrough 실험7. 카운터
관련이론
|
|
|
결과보고서
1.제목
테브닌의 정리
2.목적
복합회로를 단이 전원과 저항으로 간단히 하여 해석하는 방법인 테브닌의 정리의 기법을 알도록 합니다.
3.실험 결과 및 검토
1.테브닌의 등가회로
실험순서①
(a)회로가 (b)로 전환 될 수 있음을 증명
|
|
|
간소화
consensus의 정리
정규형
진리표로부터 부울 대수식을 유도하는 Sum-of-Products 방법
진리표로부터 카르노 맵(Karnaugh map) 구하기
Pairs, Quads, and Octets
Overlapping Groups
Rolling the Map
Logic Circuit
Finding the NOR-NOR Circuit
Datasheet
|
|
|
버리게 됩니다. 따라서 래치 회로는 입력 SR=11을 인가하지 않는다는 조건하에 사용하여야 합니다. 만약 래치가 nand 로 구성된 래치라면 00 을 인가하면 안됩니다.
Pspice의 예시 실험 목표
사용 부품
관련 이론
실험 순서
용어 정리
|
|
|
회로
회로도 작성
시뮬레이션
AC전압 분배회로
시뮬레이션
Probe 사용법
DC Sweep
Parametric 해석
논리 회로 설계 및 실험
디지털 입력신호
시뮬레이션 설정
De-Morgan의 정리
디지털 입력
시뮬레이션 결과
NAND Gate를 이용한 등가회로
Exclusive
|
|
|
논리 회로에서 사용하는 게이트와의 관계를 불 대수의 공리 및 논리식의 표현으로 살펴보고, 복잡한 논리식을 간단하게 간소화하는 방법에 대하여 학습한 후 실험실습을 통한 실무 활용능력을 기를 수 있도록 한다.
1. 교재 및 단원명
|
|
|
Logic Family
트랜지스터 - 트랜지스터 논리(Transistor-Transistor logic : TTL)는 반도체를 이용한 논리 회로의 대표적인 하나이며 일반적으로 5V 단일 전원의 모노리식 집적 회로로 만들어 졌다. DTL의 개량품으로 1970년대에 텍사스 인스트루먼트 사의 표
|
|
|
(4) 퍼지 관계
2. 신경회로망
3. 뉴로 퍼지 모델
4. FCM 클러스터링
5. 공분산 행렬과 퍼지 공분산 행렬
6. Gustafson-Kessel 클러스터링 알고리즘
7. 제안된 뉴로-퍼지 시스템
III. 시뮬레이션 및 결과
IV. 결 론
V. 참 고 문 헌
|
|
|
기초실험을 여태까지 해서 실험값이 이론값이랑 제대로 나온적은 처음이어서 정말 뿌듯하고 좋았다.
하지만 이론에서 배운 Exclusive-OR 과 Exclusive-NOR을 해보지 못한 것은 아쉬웠다.
이번 실험은 기본 논리회로의 동작을 알아보았다. 실험 결과
|
|
|
저장할 위치
프로젝트 이름
최상위 모듈 이름 (프로젝트 이름과 같게 만든다.)
|
|
메뉴펼치기
