|
실험을 로 하여 반복하시오.
※ reference
- 「Electric circuits」; 8판, Nilsson
-「회로이론실험」; 출판사-두양사, 저자-이준신, 윤석호, 박기헌 공저
- 구글검색 ‘RL회로 응답’
- 임베디드 시스템을 위한 회로이론
http://edu.dsc.ac.kr/contents/20081/00111050550
|
|
|
하여 이 점에 들어오는 전류의 합은 0이다.
즉,
여기서
= 이므로
식3은 다시
에서
식4
의 회로함수로 쓸 수 있다.
시상수(Time Constant) 는 RC 회로의 경우, RL 회로의 경우 각각
GL
이 되므로.......식2, 식4는
+ = 식 5
의 형태를 가진다.
1) 과도 응답
|
|
|
실험들을 통하여 다음과 같은 사실들을 알 수 있다.
- 부하 전압은 부하저항이 클수록 높은 전압을 얻을 수 있다.
- 최대전력은 Rs와 Rl의 값이 서로 같을 때 최대 전력을 얻을 수 있다. Ⅰ. 실험목적
Ⅱ. 테브난 등가회로 실험
(1) PSpice
|
|
|
실험과정 Pspice로 구현
제목 : 실험 24. 중첩의 정리
1. 실험 목적
(1) 중첩의 정리를 실험적으로 입증한다.
2. 관련이론
“전기, 전자 회로에서 여러 개의 전원을 포함할 때 회로 내의 임의의 한 점을 흐르는 전류(혹은 두 점 사이의 전위차)는 모
|
|
|
실험설계 및 예상
1. [시정수 측정]
① 위와 같은 회로를 꾸민다.
② 오실로스코프상의 출력 신호를 그린다.
③시정수를 측정하여 표에 기록한다.
RL 회로
시정수(sec)
비고
R
L
이론값
측정값
1㏀
10mH
시정수 (τ) = 이기 때문에 이 된다.
2.
① 위와
|
|
|
을 계산하여 <표 11-2>에 기록하라.
(5) 위의 실험을 로 하여 반복하시오.
그림 11-3 RL 회로 위상지연 실험
[표11-2]
측정값
계산값
V
I
θ
Z
R
abs(Z)
θ
1001.97Ω
1kΩ
62.83Ω
3.595° 1. 실험 목적
2. 실험 준비물
3. 기초 이론
4. 실험 진행방법
|
|
|
회로기초및응용, 상학당, 남상엽 외2명, 06년7월1일, 271p~273p
②전자통신기초실험, 상학당, 전자통신연구회, 06년8월25일, 165p~173p
③전자회로실험, 청문각, 김경태 외1명, 03년1월15일, 156p~157p
④전자회로실험, 내하출판사, 김현후 외1명, 05년2월20일
|
|
|
회로기초및응용, 상학당, 남상엽 외2명, 06년7월1일, 271p~273p
②전자통신기초실험, 상학당, 전자통신연구회, 06년8월25일, 165p~173p
③전자회로실험, 청문각, 김경태 외1명, 03년1월15일, 156p~157p
④전자회로실험, 내하출판사, 김현후 외1명, 05년2월20일
|
|
|
병렬 LC회로에 흐르는 전류는 각각 최대가 되며 공진주파수에서 주파수가 멀어질수록 전류는 감소한다.
6. 참고문헌
기초회로실험 zbar외 1. 실험목적
2. 실험관련 이론
3. 실험 내용 및 방법
4. 실험결과 및 고찰
5. 결론
6. 참고문헌
|
|
|
RL회로
Vo(t) = VL(t) = L(di(t)/dt) = L(dVR(t)/dt) * 1/R 1/R(dVi(t)/dt) for VR(t) ≫ VL(t)
-적분
회로
-RC회로
Vo(t) = Vc(t) = 1/C ic(t) dt = 1/C VR(t)/R dt 1/RC Vi(t) dt for VR(t) ≫ Vi(t)
-RL회로
Vo(t) = VR(t) =Ri(t) = R/L VL(t) dt R/L Vi(t) dt for VL(t) ≫ VR(t)
3. 실험 방법
(1)RC미적
|
|
메뉴펼치기
