|
회로를 가정하여 시뮬레이션 되었기 때문에 발생한 Delay로, 정상적인 현상이다.
4. 고찰
이번 실험은 디지털 회로를 만드는 데 있어서 가장 기본적이라고 할 수 있는 논리 Gate 회로의 구성에 대한 실험이었다. 우리가 일상생활에서 많이 접하게
|
|
|
Gate가 4개 내장된 IC
74LS02 : NOR Gate가 4개 내장된 IC
74LS86 : Exclusive-OR Gate가 4개 내장된 IC
실험
(1) SN7408로 회로를 결선하고, 1)B=0, 2)B=1, 3)B=open 상태에 대하여 진리표를 작성하라
= 5V(pin 14), GND = 0V(pin 7)
(2) 4입력 AND 게이트의 진리표를 작성하라.
(3)
|
|
|
NAND 게이트의 정의
NAND는 AND 게이트에 NOT이 결합된 것이다.
즉, 입력 중 하나라도 “1” 이 있으면 결과는 “0” 이고, 입력이 모두 “0” 일 경우만 출력이 “1” 이다.
논리식과 논리기호
논리식
▶ Y =
논리기호
|
|
|
논리
부 논리 제 2장. 부울 대수 (Boolean Algebra)
2-1. 기본 논리 연산
2-2. 부울 식과 진리표
2-3. 기본 정리
2-4. 교환, 결합, 분배 법칙
2-5. 드모르간의 법칙
2-6. 부분곱화(Multiplying out) 및 인수화(Factoring)
2-7. 쌍대성의 정리(Duality the
|
|
|
1
0
(b)AND입력1
입력2
출력
0
0
0
0
1
0
1
0
0
1
1
1
(c)OR 입력1
입력2
출력
0
0
0
0
1
1
1
0
1
1
1
1
(d)NAND입력1
입력2
출력
0
0
1
0
1
1
1
0
1
1
1
0
(e)NOR입력1
입력2
출력
0
0
1
0
1
0
1
0
0
1
1
0
(f)Exclusive-OR입력1
입력2
출력
0
0
0
0
1
1
1
0
1
1
1
0
(2)데이터 시트에서 74LS04, 74LS08
|
|
|
회로의 입력
- H0~H3는 회로의 출력
- IR, IL은 직렬입력
- 회로의 동작표는 Function table에 보여진다
그림 4-12 4-비트 조합회로 시프트 *마이크로-오퍼레이션
레지스터 전송과 마이크로 동작
레지스터 전송
논리 마이크로 연산
시프트
|
|
|
회로를 AND, NOT로 구성하라.
4 AND, NOT로 모든 논리회로를 구성할 수 있는가 답하고 그 이유를 논하라.
- 구성할 수 있다. AND 와 NOT은 functionally complete 이기 때문.(드모르간의 정리를 활용하면 가능하다.) 1.목적
2.원리
3.실험방법
4.문제
|
|
|
회로에서 NAND 또는 NOR 게이트들을 볼 수 있으며, 실질적으로 NAND와 NOR 게이트만의 논리 설계는 매우 중요하다. 어떤 경우에는 NAND 또는 NOR 게이트가 출력이 2이상 선으로 연결되어 wired-logic을 형성한다. TTL의 경우 open 컬렉터 NAND 게이트가 외부
|
|
|
AND라 하며, 아래 그림과 같이 표현한다.
ECL(emitter coupled logic)인 경우 같은 방법으로 출력 단자를 연결하여 어느 하 나의 출력 단자의 전압이 높으면 결과가 높은 전압이 되므로 OR 기능을 수행시킬 수 있다. 아래 그림은 와이어드 OR 회로 를 보
|
|
|
있어서 관련서적과 인터넷을 조사하였고, 같은 수업을 듣는 친구와 스터디 모임을 통해 어렵게나마 완성할 수 있었습니다.
1장의 그림은 p-spise 를 사용하여 회로도 및 타이밍도를 작성하였으며, 2장은 max plus를 사용하여 작성하였습니다.
|
|
메뉴펼치기
