|
a + b′
bc a
0
1
00
1
1
01
1
1
11
1
0
10
1
0
East
a b c
←G
YG
R
0 0 0
0
0
1
0 0 1
0
0
1
0 1 0
0
0
1
0 1 1
0
0
1
1 0 0
0
0
1
1 0 1
0
0
1
1 1 0
1
0
0
1 1 1
0
1
0
←G = a b c′ , YG = a b c , R = a′ + b′ 1. 실험제목
2. 실험개요
3. 상태변화표
4. 상태변화표에 따른 카노맵 작
|
|
|
of door_lock_mod_tb is
component door_lock
port ( clk : in std_logic;
rst : in std_logic;
ps_start : in std_logic;
ps_end : in std_logic;
ps_mod : in std_logic;
ps_num : in std_logic_vector (3 downto 0);
door_open : out std_logic;
alarm : out std_logic );
end component;
signal clk : std_logic;
sign
|
|
|
of door_lock_mod_tb is
component door_lock
port ( clk : in std_logic;
rst : in std_logic;
ps_start : in std_logic;
ps_end : in std_logic;
ps_mod : in std_logic;
ps_num : in std_logic_vector (3 downto 0);
door_open : out std_logic;
alarm : out std_logic );
end component;
signal clk : std_logic;
sign
|
|
|
회로 2> Pspice에 구현 (VI1=VI2=0V)
simulation 결과 Vo=5v
<회로 2> Pspice에 구현 (VI1=5V, VI2=0V)
simulation 결과 Vo≒0v
<회로 2> Pspice에 구현 (VI1=0V, VI2=5V)
simulation 결과 Vo≒0v
<회로 2> Pspice에 구현 (VI1=VI2=5V)
simulation 결과 Vo≒0v
4장 실험결과
1) BJT
|
|
|
사용)에 맞추어 저항기 조합을 구성해야 한다. 1. 직류 회로의 정의
2. 지정된 저항 조건을 만족하는 직렬 회로 설계
3. 지정된 전압과 전류 조건을 만족하는 직렬 회로 설계
4. 지정된 전류와 저항 조건을 만족하는 직렬 회로 설계
|
|
|
실험 10. BJT의 이미터 바이어스 및 콜렉터 궤환 바이어스
(1) 결정
(2) 이미터 바이어스회로
(3) 콜렉터 궤환회로(=0)
(4) 콜렉터 궤환회로(가 존재)
실험 11. BJT 바이어스 회로 설계
(1) 콜렉터 궤환회로
(2) 이미터 바이어스회로
(3) 전압분배기 회로&n
|
|
|
실험회로를 구성한다.
3. PB 전원 켠다..
4. ELVIS Instrument Launcher를 켜고 DMM을 실행한다.
5. DMM에서 측정할 종류를 선택하고 실행한다.
6. 주파수분주기와 오실로스코프를 연결한다.
7. 오실로스코프를 선택하고 회로를 설계하여 측정한다.
8. 실험
|
|
|
설계실험 - 실험 장비 사용법 및 RLC회로 분석
1. 실험장비 종류 및 사용법
2. RLC 회로 이론 및 분석
2-1. 소자에 대한 이론
2-2. 임피던스와 페이저
2-3. RL회로 분석
2-4. RC회로 분석
2-5. RLC회로 분석
3-1. 실험에 필요한 장비
3-2. 실험에
|
|
|
급격히 변해도 항복전압은 거의 일정하게 되는데 이 부분이 제너 다이오드 동작의 핵심부분입니다.
^
이 그래프는 제너 다이오드의 전압 전류 특성곡선입니다. 정전압 회로
1.1 기본회로
1.2 동작원리
1.3 설계
1.4 실험
1.5 시뮬레이션
|
|
|
회로 정격값과 실제 회로 측정값의 오차는, 저항기의 오차에서 기인한다.
그러나 대체적으로 측정값이 이론값에 근접하므로, 이론적인 기댓값과 근사한 전류 분할 회로의 설계가 이루어졌음을 알 수 있다. ① Part A(전압분할 회로)에 대한
|
|
메뉴펼치기
