|
이번실험에서 가장 고민했던 부분은 FG의 출력을 조정할 때 Amp와 Offset에 어떤 값을 setting하느냐는 것이었다. 각각 의견이 달라 여러 번의 시도 끝에 계획서에 있는 파형대로 값을 조정할 수 있었고 4.3 실험을 하고나자 4.5 실험을 할 때는 FG 출
|
|
|
실험 결과에 대한 토의 및 고찰 >
설계 3. OP-AMP-RC FILTER은 OP-AMP와 R,C를 이용하여 주요 3가지 여파기(Resonator 회로와 KHN biquad 회로를 이용하여 Band-pass filter, Low-pass filter, High-pass filter)에 대한 이해와 응용을 설계를 통하여 알아보았다.
Resonator 회
|
|
|
실험 결과를 통해 알 수 있다.
< 4. 실험 결과에 대한 토의 및 고찰 >
설계2. CMOS OP AMP 설계는 CD4007의 MOSFET소자를 사용하여 회로를 구성하고 two-stage CMOS op amp의 동작특성에 대하여 실험을 통하여 알아보았다.
설계를 진행하면서, CD4007이라는
|
|
|
회로에서 분 조절 스위치와 시 조절 스위치 한쪽이 10Hz에 연결 되어 있는 것을 1Hz의 연결로 바꾸어 분과 시를 하나씩 조절 할 수 있도록 보안하였다. ▣ 설계 목적
▣ 설계 이론
▶동기식 modulo-N 카운터
▶시간을 표시하기 위한 디코더
|
|
|
와이어 속이 미세하게 끊어져 있을 수도 있고, 또는 납땜하는 과정에서 미세하게 전류가 통하지 않게 납땜을 했을 가능성 또한 배제할 수 없다고 생각한다. 1. 실험목표
2. 관련이론
3. 데이터시트
4. 실험
5. 실험결과
6. 오차 및 분석
|
|
|
실험
6. 실험 결과
※ 실험1-1 ※
※ 실험1-2 ※
※ 실험1-3-1 ※
※ 실험1-3-2 ※
※ 실험2 회로 ※
※ 실험2 결과 ※
※ 실험3 회로 ※
※ 실험3 R1 1k R3 1k ※
※ 실험3 500, 2k 일때 2k랑 Vout 측정 (Vout이 파랑색) ※
※ 실험3 500, 2k 일때, 500이랑 Vout 측
|
|
|
실험
6. 실험 결과
1) 단위 이득 팔로워 입출력 관계 유도식
- 위의 식은 앞서 유도했던 비반전 증폭기의 식이다.
- 전압 팔로워 회로는 Rf가 단락(0옴)되고, Rs가 개방(무한대)되는 비반전 증폭기 회로이다.
- 위의 식을 인용하면,
- 이렇게 되므로
|
|
|
실험에서는 피드백 회로의 저항을 계산하는 것이 아니라, 커패시터와 직렬로 연결된 저항으로 구하는 것이므로 실험을 통하여 확인하여 본다.
3. 데이터시트
4. 실험
6. 실험결과
7. 오차 및 분석
- 이번 실험에서는 실험 결과가 예상 이론값과
|
|
|
따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다. 1. 회로도
2. 이론값
3. 실험결과
4. 결과분석
|
|
|
회로도 및 결과
실험 1) ADC 회로도를 구성하시오.
※ 멀티심 회로도 ※
실험 2) Input 전압값을 기록하고, LED로 출력된 값을 2진수, 10진수로 표현하시오. (Vin 전압값은 R2, R3 저항값을 조절해서 인가한다.)
1) (R2=R3=100K일 때) 2.5V -> 10000000 -> 128
2)
|
|
메뉴펼치기
