|
참고 자료
논리회로실험 (정용진·이원석·신평호) 생능출판사
전자공학의 기초 (이영근 저) - 광림사; 601-620p. 미적분 회로
1. 목적
2. 참고 사항
3. 참고 자료
RC 발진기/ Wien 브릿지 발진기
1. 목적
2. 참고 사항
3. 참고 자료
|
|
|
실험설계 및 예상
1. [시정수 측정]
① 위와 같은 회로를 꾸민다.
② 오실로스코프상의 출력 신호를 그린다.
③시정수를 측정하여 표에 기록한다.
RL 회로
시정수(sec)
비고
R
L
이론값
측정값
1㏀
10mH
시정수 (τ) = 이기 때문에 이 된다.
2.
① 위와
|
|
|
실험조사설계
실험조사설계중 통제집단 전후비교설계는 변수간의 인과관계를 논리적으로 증명할 수 있는 기본적인 모델로 보고 이에 가까운 설계형태로 개발된 것. 내적 타당도에 있어서는 실험설계보다 약하지만 전실험설계의 형태들보다
|
|
|
논리를 수행하는 기능으로 사용할 수 있게 한다.
TTL의 2입력 NAND 게이트를 결선하면 와이어드 AND가 되지 않는다. 토템 폴(totem-pole) TR는 포화되었을 때에 이미터 플로어(emitter follo -wer)로 동작하여 출력을 높은 전압으로 끌어올리므로 스위칭 속
|
|
|
h이다.
.XNOR 회로의 output은 equality의 input상태에서 high이다.
.XOR와 XNOR gate의 output은 동일한 XOR와 XNOR input state에 대해서 반대이다.
Exercise 3-2 Dynamic Response of XOR/XNOR Gate
square wave input에서 XOR와 XNOR gate의 반응을 설명하라.
DISCUSSION
.two-input XOR또는 XNO
|
|
|
tor gate는 pull-up 회로가 필요하다.
.low state에서 gate의 output은 약해진 전류이다.
.둘 또는 그 이상의 서로 연결된 output이 있는 open collector gate는 OR-TIE operation을 수행한다.
.OR-TIE 연결은 open collector gate의 사용이 요구된다.
Exercise 4-2 Transfer Characterist
|
|
|
양쪽에 놓이면 Q와 Q-not은 high이다.
.SET와 RESET 입력에 low가 걸리면 RS flip-flop회로에서는 보수의 출력을 유발 하는 것을 금지한다.
EXERCISE 5-2 D-Type Flip-Flop
EXERCISE OBJECTIVE
D-type flip-flop의 특징을 밝힌다.
DISCUSSION
.대표적인 D-type flip-flop기호는 다음
|
|
|
l data의 제어를 설명하라.
DISCUSSION
·컴퓨터 데이터 변환은 동적으로 일어난다.
·CS 제어신호는 address decoder를 통해 CPU에 의해서 시작된다.
·CPU는 R/W 신호를 사용하는 변환의 방향을 선택한다.
·CPU는 데이터가 안정적으로 될 때까지 기다린다.
|
|
|
신호
선택된 출력 회선
S1
S2
D0
D1
D2
D3
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
0
0
1
1X4 디멀티플렉서에서 선택 신호는 네 개의 조합을 만들어야 하므로, 두 개의 선택 신호가 필요하다.
그림 3-601X4 디멀티플렉서 회로도 1. 목적
2. 기본 이론
|
|
|
74LS192, 74LS47, 74LS10)
AA Size 건전지x4ea용 건전지홀더
전선
와이어스트립퍼
납땜인두 1. 제작동기
2. 사용부품및 공구
3. 사용IC Data Sheet
4. 작품의 동작
5. 회로도 구성
6. 작품의 구성(브레드보드)
7. 작품의 구성(만능기판)
|
|
메뉴펼치기
