|
PSpice 모의실험 - Ch.2 반파 및 전파 정류, 클램퍼 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(Vin), 출력전압(VO)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
연산 증폭기 및 선형 연산
증폭기 회로
실험 일자
2020년 11 월 25 일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
연산증폭기
연산 증폭기(op-amp, Operational amplifier)는 한 개의
|
|
|
경우의 드레인 포화전류는 라고 표시하며, , ,의 사이에서
의 관계가 성립된다. FET의 3정수인 증폭정수 μ, 드레인저항 , 상호컨덕턴스 은 다음과 같이 정의 된다.
Common Source의 경우에 대해서만 실험하며 CS에 대한 회로를 보면
<그림1. 소스공
|
|
|
회로이다.
Low-Pass Filter와 정반대이기 때문에 자주 쓰일 것 같지만, 실제론 매우 제한된 용도로 사용되어진다. 주어진 차단 Frequency보다 높은 주파수 대역은 Pass시키고, 이보다 낮은 주파수 부분은 감소시키는 역할을 수행한다.
위의 회
|
|
|
회로를 구성하는 부분에서 실수가 있었던 것 같다.
그리고 실험 (2) 에서 위상차가 음수가 나와야 하는데 양수가 나왔다.
이 부분이 오차에 많은 영향을 미친 것으로 파악된다.
3. 실험 후 느낀 점
이론으로만 임피던스와 위상차에 대해 배
|
|
|
회로 설계자에게 신호처리 시 많은 정보를 준다. 신호의 입력은 주로 2 또는 4개의 신호를 동시에 표시한다. 스코프, CRO(cathode-ray oscilloscope), DSO(digital storage oscilloscope) 등으로 알려진 오실로스코프는 다양한 전압신호를 지속적으로 관측할 수
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
차동 증폭기 회로
실험 일자
2020년 11 월 18 일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
차동 증폭기(differential amplifier)
아날로그 집적회로(IC: integrated circuit)를 구성하는
|
|
|
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 의
|
|
|
PSpice 모의실험 - CH.8 차동 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic과 차동모드(Differential-mode)와 동상모드(Comnon-mode)에서 각각 입력-출력전압들(vi+, vi-, vo1, vo2)의 파형을 해당 표
|
|
|
PSpise 모의실험 - Ch.6 신호분석기 동작 및 공통 이미터 증폭기의 주파수 응답
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결
|
|
메뉴펼치기
