|
회로의 전기적 특성PPT
◎ 한규희, 디지털전자회로, 크라운 출판사
◎ H. E. West, CMOS VLSI 설계의 원리 Ⅰ. MOS의 원리
Ⅱ. MOS의 제조공정
Ⅲ. CMOS의 원리
Ⅳ. CMOS의 인터페이스
1. CMOS와 TTL의 interface
2. TTL과 CMOS의 interface
Ⅴ. 논리계열
|
|
|
논리 기능을 만족 시킬 수 있다. 다만 넷 이하ㄴ의 변수로 국한된다. 입력선택시간은 19sec, 패키지당 소비전류는 29mA이다.
4.실험
(1) 그림 8-10의 4× 1 멀티플렉서와 같은 회로를 구성하고 입력 S, A, B의 변화에 따른 출력을 측정하여 표 8-3을 완성
|
|
|
회로를 설계하여라.
2-level AND-OR(NAND-NAND) logic 회로도
(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하여라.
= + + + =
= + + +
= ( + ) + (+)
= () +
다단계 조합 논리 회로도
(5) 4-비트 가산기 회로를 위의 전가산기 회로를
|
|
|
-병렬회로의 총 저항을 구하기 위해 규칙들을 실험적으로 입증해보고 직-병렬회로들을 설계해보는 실험이었다.
기본적인 옴의 법칙과 직-병렬회로의 저항 규칙을 익히 알고 있어서 수월한 실험이 되었다.
조금 난관이었던 것은 브레드보드
|
|
|
2.2kΩ, 3.3kΩ의 저항 두 개를 직렬로 연결하면 된다.(2200 + 3300 = 5500)
실험을 통해 회로의 전류를 측정한 결과 1.00mA의 값이 도출되었고, 이는 이론적으로 계산한 값과 일치한다. 따라서, 지정된 V와 I를 만족하는 회로를 설계하였음을 알 수 있다.
|
|
|
설계실습계획서는 잘 작성되었다고 생각하는가? 계획서에서 자신이 설계한 회로, 또는 방법이 틀렸다면 왜 틀렸다고 생각하는가? 무엇을 배웠고 무엇을 느꼈는가?
이번 실험도 역시 실습계획서에서 예상한대로 잘 진행되었다. 실습계획서에
|
|
|
회로을 표준형의 AND,OR.NOT 게이트로 그리면 아래 와 같다.그리고아래의 트랜지스트의개수는 모두18개이다.
3.10 논리함수 f(X1X2X3X4)=m(0, 1, 2, 3, 6, 8, 9, 10)에 대해 CMOS 복합 게이트를 설계하라.
f= X1X2X3X4+X1X2X3X4+X1X2X3X4+X1X2X3X4+X1X2X3X4+X1X2X3X4+X1X2X3X4+X1X2X3
|
|
|
논리회로의 종류와 특징
➀ 반 가산기 ➁ 전 가산기 ➂ 반 감산기
➃ 전 감산기 ➄ 인코더 ➅ 디코더
➆ 멀티 플렉서 ➇ 디멀티 플렉서
3). 순서(순차) 논리 회로의 종류와 특징
➀RS 플
|
|
|
회로를 너무 복잡하게 연결하여 어디가 잘못 되었는지 확인도 못하여, 또 다시 차근차근 연결하였다. 그리고 조교님의 도움을 받아 결국 실험을 마치는데 성공을 하였다. 다음부터는 좀 더 열심히 해야겠다는 생각이 들었다.
3. 설계 및 고찰
(
|
|
|
실험과정 및 결과예측
(1) NOR 게이트를 이용한 RS-Latch 회로를 구성하고 입력 R, S의 변화에 따른 출력을 측정하라.
R
S
Q
Q\'
0
1
1
0
0
0
1
0
1
0
0
1
0
0
0
1
1
1
0
0
(2) NAND 게이트를 이용한 RS-Latch 회로를 구성하고 입력 R, S의 변화에 따른 출력을 측정하라.
|
|
메뉴펼치기
