|
(2) 금성 일렉트론(LG)
(3) 현대전자
(4) (주)대우
4. 국내 ASIC 설계 현황 및 재고
5. ASIC 설계 및 공급에 대한 세계적인 추세
(1) 반도체 산업의 세계적 추세
(2) ASIC의 설계 기술 변화 및 추세
(3) 회로 설계 방법의 변화
6. ASIC 설계 동향
|
|
|
실험 및 결과 검토
0 출력 1 출력
2 출력 3 출력
4 출력5 출력
6 출력 7 출력
8 출력 9 출력
A 출력 B 출력
C 출력 D 출력
E 출력 F 출력
6. 결론
본 프로젝트를 통해 드-모르간의 정리를 이용 복잡한 논리회로를 간략화하여 간단한 회로로 만들 수 있다
|
|
|
실험은 논리 게이트의 특성을 알고 TTL 소자를 이용하여 확인하는 것이었다. 여기서 TTL 소자는 회로로 구성되어 게이트의 역할을 한다는 것을 알 수 있었다. 먼저 TTL 소자의 핀에는 번호 순서가 있는데 7번핀은 항상 GND를 주어야 하며 14번핀에
|
|
|
회로는 그 결과 값을 통해 1의 개수가 홀수 일 때는 1로 출력하며, 짝수 일 때는 0으로 출력됨을 알 수 있었다. 이번실험이 비교적 간단한 실험이었지만 논리 게이트를 직접 구성하고 측정함으로써 논리 게이트의 동작특성을 이해하는데 많은
|
|
|
실험 결과, 출력 X와 Y를 비교 설명하여라.
실험 결과 X와 Y의 출력은 동일하며, AND 게이트의 출력과 동일하게 나타남.
A = ((AB)\')\' = AB
B = (A\'+B\')\' = AB
시뮬레이션
회로
결과 논리회로 실습보고서 - 불 대수와 드모르간의 정리
[1] 7400 IC 핀
|
|
|
실험 (2)의 회로의 구성에 대한 패턴도를 완성하시오
9. 본 실험을 하면서 나름대로 배운점을 쓰시오.
오픈 컬렉터의 의미, 3-상태 버퍼/인버터 특성, 논리 게이트의 지연시간 특성에 대해서 알 수 있었다. ｢실험 4｣X-OR, X-NOR 게이트
|
|
|
증가시키지 않고 정류된 첨두 전압을 증가시키게 된다. 즉 트랜스 단자 전압을 너무 높지 않게 하고 고압을 발생시키는 방법인 회로이다. 1. 설계목적
2. 설계결과
2-1. 전파 전압 체배회로 설계
2-2. 반파 전압 체배회로 설계
3. 토론주제
|
|
|
D1
비고 및 고찰
실험 1은 ROM을 논리소자들을 이용하여 만들어 보는 실험이었습니다. 실험 1의 회로는 SW1~4에 따라서 저장되어 있는 데이터가 출력되는 회로입니다. 이 실험은 스위치를 동작시키지 않은 상태에서의 기본 값은 입력된 값인 A~H에
|
|
|
AND gate는
입력단자의 여러가지 조합에 대하여 논리곱과 동일한 결과를 출력하는 소자. 실험2. 게이트와 부울대수 및 조합논리 회로
AND - Gate
OR - Gate
NOT - Gate
NAND - Gate
NOR - Gate
Exclusive-OR - Gate
Bool 대수란?
Bool 대수의 표기법과 그 예
|
|
|
실험의 경우에는 회로의 이상적인 동작과 현실 소자와의 차이가 많이 부각되었다고 생각한다. 소자(특히, 센서)의 동작이 불안정한 부분이라든지, 이론적으로는 완벽한 설계인 증폭기의 동작이 그렇지 못했다든지 하는 부분이 이번 실험에서
|
|
메뉴펼치기
