|
회로를 재구성하여보니 정상적으로 7-segment가 작동하였다.
(TTL DATA SHEET에서는 f-15, g-14, a-13, b-12, c-11, d-10, e-9순서로 연결)
이번 실험을 통하여 Decoder, Encoder의 회로를 AND,OR,NOT으로 구성하는 방법과
7-Segment회로가 어떻게 구성되어지는지를 확인
|
|
|
Encoder)
② 디코더(Decoder)
③ 프로그램 카운터(Program Counter)
④ 산술논리장치(ALU)
60. 다음 중 PC용 기억장치의 엑세스 타임이 빠른 순서로 정리된 것은 무엇인가?
① CPU 내부레지스터-캐시메모리-주기억장치-HDD-FDD
② 캐시메모리-CPU 내부레지스터-
|
|
|
Encoder)
② 디코더(Decoder)
③ 프로그램 카운터(Program Counter)
④ 산술 논리 장치(ALU)
60
다음 중 PC용 기억 장치의 엑세스 타임이 빠른 순서로 정리된 것은 무엇인가?
① CPU 내부 레지스터 - 캐시 메모리 - 주기억 장치 - HDD - FDD
② 캐시 메모리 - CPU
|
|
|
된다. 예를들면 8비트 양자화를 하기 위해서는 255개의 비교기가 필요하게 되는데 전자 디바이스가 발달한 현재는 가능하다. 1.실험 목적
2. 이론 (오실로스코프와 신호처리이론)
1) 오실로스코프(Oscilloscope)
2) 신호처리 이론
|
|
|
data의 제어를 설명하라.
DISCUSSION
·컴퓨터 데이터 변환은 동적으로 일어난다.
·CS 제어신호는 address decoder를 통해 CPU에 의해서 시작된다.
·CPU는 R/W 신호를 사용하는 변환의 방향을 선택한다.
·CPU는 데이터가 안정적으로 될 때까지 기다린다.
·
|
|
|
실험에서 우리는 7-segmant의 입 출력과 디지털의 제어로 숫자를 제어할 수 있음을 알았다. 이번 실험에서는 0~3까지의 간단한 회로를 만들었기 때문에 OR GATE를 썼지만 숫자가 더 많아질 경우에는 이것과는 다른 방볍으로 문제를 접근해야 한다.
|
|
|
수 있는 회로를 그려라.
Normal Count
Encoded output
00
1000
01
0100
10
0010
11
0001
2단 2진 카운터 회로
주어진 코드로 인코딩 할 수 있는 회로
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 질문사항 >
< 참고문헌 >
|
|
|
회로를 구성할 수 있고 동작속도가 가장 빠르기 때문이다. 이러한 NAND gate 만을 사용해서 디코더를 만들 수 있는데 4개의 NAND gate로 디코더를 만들 수 있다는 것도 알게 되었다. 또한, 실험 전 충분한 공부와 내용 이해를 통해서 실험과정이 원
|
|
|
때의 차이를 구별하면서 기능표를 확인할 수 있었다. 1. 목적
2. 이론
가. 반가산기(Half Adder)
나. 전가산기(Full Adder)
다. 산술논리 연산장치(Arithmetic and Logic Unit, ALU)
라. 7-세그먼트 디코더 (7-Segment Decoder)
3. 예비보고
|
|
|
내보내는 논리회로로써 선택기라고도 한다. 디멀티플렉서는 멀티플렉서와는 반대로 하나의 입력을 통해 들어오는 신호를 선택신호의 제어에 따라 복수개의 출력 중 하나로 내보내는 기능을 한다. ◈ 실험 결과 및 검토
◈ 나의 고찰
|
|
메뉴펼치기
