|
회로에서 출력 X의 논리식을 구한 후 이를 부울대수의 정리를 이용하여 간소화 시키고 <표 2-2>와 같은 진리표를 작성하시오.
[그림 2-3]
A
B
C
X
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
<표 2-2>
☞ AB+AC
◈ 실험절차
1. [그림 2-4] (a),
|
|
|
논리 기능을 만족 시킬 수 있다. 다만 넷 이하ㄴ의 변수로 국한된다. 입력선택시간은 19sec, 패키지당 소비전류는 29mA이다.
4.실험
(1) 그림 8-10의 4× 1 멀티플렉서와 같은 회로를 구성하고 입력 S, A, B의 변화에 따른 출력을 측정하여 표 8-3을 완성
|
|
|
논리회로는 NAND 게이트 또는 NOR 게이트만으로 구현할 수 있다. 이 때문에 NAND 게이트와 NOR 게이트를 범용 게이트(universal gate)라고 한다.
참고문헌
김은태, 논리회로 모의실험을 위한 시각적 표현에 관한 연구, 광운대학교, 1995
김수광, 보안 API
|
|
|
회로도
․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․
3. 팀 구성 및 역할 분담
․ ․ ․ ․ ․ ․ ․ ․ ․ ․
|
|
|
구상 회의
11월 29일 : 디지털회로 설계 및 부품 선정
12월 2일 : 회로 배선 및 제작, 작동 확인
12월 3일 : 최종 점검 및 보완
12월 7일 : 텀 프로젝트 발표 목차
1. 주제선정동기
2. 주제소개
3. 진리표
4. 하드웨어
5. 진행계획
6. Q&A
|
|
|
실험은 논리함수 개념과 gate구조의 구조 및 기능을 습득하는 실험이다.
디지털공학 시간에 이론적으로만 배운 gate회로들을 직접 측정하면서 확인해볼수 있는 실험이었
다. 단순히 입력 값이 1(참)이 아닌 5V로 입력해줘야하고, 출력값 역시 5v
|
|
|
수 있었다.
6. 참 고 문 헌
(1) 대학전자회로 실험, 신인철 외 공저, 청문당, 1997.
(2) http://kin.naver.com/browse/db_detail.php?d1id=11&dir_id=1104&docid=698819 1.조합 논리회로
2. 병렬 가산기
3. 코드 변환 (Code Conversion)
4.결과
5.토의
6. 참 고 문 헌
|
|
|
시켜도 무방함). 그리고 출력 , , , 가 모두 논리 0이 되는지 확인하여라.
2) 로직 펄서(싱글 펄서) 2를 인가하여 표 17-4을 완성하여라.
그림 17-4 존슨 카운터 실험회로
표 17-4 존슨 카운터 출력상태
CP인가 수
Q4
Q3
Q2
Q1
CLR
0
0
0
0
1
0
0
0
1
2
0
0
1
1
3
0
1
|
|
|
논리회로의 조합으로 구성되며 대표적인 기능을 갖는 것은 집적회로화되어 있다. PCM통신에서는 아날로그디지털 변환기를 코더라 한다.
4. 참고 자료
-VHDL을 활용한 디지털 회로 설계 (한울출판사)
-네이버 백과사전 1. 개 요
2. 문 제
(1) 3*
|
|
|
정리를 이용
Y=B+BC+ABC
=B+BC+BC+ABC
=B(C+)+BC(+A)
= B+BC
② 카르노 맵 이용방법
Y
AB
C
00
01
11
10
0
0
1
0
0
1
0
1
1
0
Y= B+BC 1. 부울대수
2. 부울대수의 기본공리
3. 부울대수의 제반 정리
4. 조합논리회로
5. 카르노 맵(Karnaugh Map)
6. 간략화해보기
|
|
메뉴펼치기
