|
컴퓨터
: PC/XT에서의 DMA 제어기, 시스템 타이머, 주소 디코딩 회로 등을 조합한 칩셋(chipset)으로 대체 되었다.
참고 도면
<부록> DRAM의 Refresh에 대한 검토
교재 332페이지 중간
리프레시(refresh). 저장 노드는 완벽하지 못하여 시간이 지나면
|
|
|
회로를 설계하라.
그림 3-15의 수식은 이다.
[표 3-9]그림 3-15회로의 진리표
A
B
C
F
이론값
실험값
L
L
L
L
L
L
H
L
L
H
L
L
L
H
H
L
H
L
L
H
H
L
H
H
H
H
L
L
H
H
H
H
2. 검토 및 고찰
일반적으로 논리회로에서 배운 부울 대수의 기본적인 연산과 법칙, 간략화, 드모
|
|
|
)
(X+Y)' = X' · Y' (드모르간의법칙)
(X·Y)' = X' + Y' (드모르간의법칙)
X=X (대합성의법칙)
X·(X+Y)=X (흡수법칙)
X+X·Y=X (흡수법칙)
X+X'·Y=X+Y (흡수법칙)
※ 논리회로
드모르간의 정리
- 부울의 대수 -
- 회로도 -
1.부정 논리곱(NAND)
2. 부정 논리합(NOR)
|
|
|
회로이다.
쌍대성 정리를 이용하여 (d)회로를 (e)와 같은 등가의 NOR-NOR 회로로 바꿀 수 있다.
즉, 주어진 논리 동작을 하는 회로를 (b)와 (e)처럼 2가지 종류로 만들 수 있다.
참고문헌
부울대수와 카르노 맵 - 정보통신실험 2004. 5. 19
디지털 공학실
|
|
|
컴퓨터 개요][논리 회로][자료의 표현과 연산][명령어 및 제어][중앙처리장치] [기억장치][연산장치와 마이크로 프로세서][입출력장치]
정보처리기능사 제2과목-패키지 활용
[프리젠테이션] [데이터베이스][스프레드 쉬트]
정보처리기능
|
|
|
bit 가 0 이므로 + 이다. 1.디지탈시스템의 개요
2.수의 표현
3.여러가지 부호
4.부울 대수
5.논리식의 간단화
6.기본적인 논리회로
7.멀티바이브레이터 회로
8. 시미터 트리거회로
9. 계수회로와 레지스터
10. Shift Register
10. 연산 장치
|
|
|
논리식을 구성한다. F의 식에서 F\'에 대한 논리식을 구할 수 있고, 이 F\'에서 NOT 연산을 하면 (F\')\' = F 로 구할 수 있어서 F에 대한 합의 곱 형태의 논리식을 구할 수 있다.
부울 함수를 표준형으로 간소화하여 모든 변수가 포함된 정규형을 변
|
|
|
다른 회로의 전가산기를 구성하라. ●실험 목적
●실험 원리
○ 반가산기 (Half-Adder, HA)
○ 전가산기 (Full-Adder, FA)
○ 반감산기 (half subtracter , HS)
○ 전감산기 (full subtractor , FS)
● 결과보고서
○ 비고 및 고찰
○ 문제
○ 고찰
|
|
|
논리회로 이외에 센서와 액추에이터를 조합시킨 것으로서 인간을 대신할 수 있음.
4. 지각화/지능화 센서
센서의 기술적 도달목표로, 외계 정보를 감지, 입력하는 센서에 이 입력신호를 처리, 해 석 하는 마이크로프로세서를 내장시킴으로써
|
|
|
회로 소자수가 현격히 많아지기 때문에 소비전력과 회로의 비용이 커지게 된다.
예측 자리올림수 장치
복수 자리올림수 예측 가산기를 조합하여 더 큰 가산기라도 만들 수 있다. 이것은 더 큰 가산기를 만드는 복수단계에 사용할 수 있다. 예
|
|
메뉴펼치기
