|
논리회로 간소화
실험목적
BCD - 부당한 코드 탐지기의 진리표를 나타낸다.
논리식을 간략화 하기 위해서 카르노맵(Karnaugh-map)을 이용한다.
간략화 된 논리식을 실행하는 회로를 설계하고 실험한다.
실험부품 및 사용기기
7400 NAND 게이트
LE
|
|
|
논리작용의 기초
1. 목적
2. 참고 사항
디지탈 논리의 기초
* 논리레벨 만들기
버퍼
인버터
AND 게이트
OR 게이트
3.참고 자료
부울 대수와 논리시의 간략화
1. 목적
2. 참고 사항
1) 부울 대수의 기본 정의
2) 논리회로의 부울 방정식
3
|
|
|
실험 2. 논리회로의 간략화 결과 레포트
(a) NOT 게이트
PSPICE 시뮬레이션 결과
*실험결과*
A
Y
0
1
1
0
(b) AND 게이트
PSPICE 시뮬레이션 결과
*실험결과*
A
B
Y
0
0
0
0
1
0
1
0
0
1
1
1
(c) OR 게이트
PSPICE 시뮬레이션 결과
*실험결과*
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
1
(d) NO
|
|
|
회로를 실현하는데 있어서 디코더를 사용하면 사용되는 IC의 수가 줄어드는 이점이 있다. 그러나 디코더를 사용하는 것이 보다 간단하고 좋은 방법인지를 결정하는 데는 우선 논리식을 간략화한 다음, 구현하는데 사용되는 게이트의 수를 결
|
|
|
ND가 된다.
책 부울대수 정리11과 같다.
실험 1의 그림(c)는 회로상으로 병렬 상태이고 NOT가 두 번이므로 OR 게이트가 되는 것이다.
실험 1의 그림(d)는 그림(c)에서 NAND를 한번 더 연결 한것이므로 그림(c)가 OR게이트 였으므로 NOR 게이트가 되는 것
|
|
|
논리회로
AND 회로
- 2개 이상의 입력단자와 1개의 출력단자를 갖고, 입력단자 모두에 “1”의 신호를 가할 때에만 출력단자에 “1”의 신호가 나타나는 회로 수의 체계
부호의 코드화
기본 논리 회로
부울식의 간략화
조합 논리회로
|
|
|
회로를 전가산기라 한다. 전가산기는 Ai 및 Bi와 전단에서 넘어온 자리올림수 Ci(Carry-in)의 세 입력을 더하여 합 Si(Sum)와 자리올림수 Ci+1(Carry-out)을 발생한다. 전가산기를 위한 진리표는 표2와 같이 된다. 이를 간략화하면 다음과 같은 논리식으
|
|
|
논리식을 증명하여 보고, 논리회로로 나타내어라.
A + AB = A + B
A+AB = A+B =A(1+B) = A
≠A+B
A+AB A+B
(5) Y=A’B+A’B’+A를 부울대수 공식을 이용하여 간략화 시키시오. 그리고 각각에 대하여 논리회로로 구성하여라.
Y = A’B + A’B’+ A = A’(B+B’)+A = A’+A
|
|
|
다음과 같이 그린다.
간단한 3변수 K맵을 그린것이고 원으로 묶인것을 가지고 대수식을 세우게 된다. 다음 그림은 b\'c +a\'c 라는 결과를 가진다. Chapter 1. 관련 이론(Theoretical Background)
게이트란?
게이트의 종류
조합논리회로의 설계
|
|
|
간략화 후 OR-AND 회로, 또는 등가의 NOR-NOR 회로를 그림으로써 논리회로(logic circuit)를 구할 수 있다.
식에서, 각 괄호 안의 +항은 3 input OR 게이트를 나타내고, 각 괄호들 간의 product는 3 input AND 게이트를 의미한다. 그러므로 Fig. 2-27과 같은 OR-AND 논
|
|
메뉴펼치기
