|
논리 회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.
2. 설계실습 계획서
10-3-1 3.1.1 전가산기 설계
(A) 전가산기에 대한 진리표를 작성하여라
≪ 표 ≫
(B) Karnaugh 맵을 이용하여 간소화 된 Sum of prod
|
|
|
1
0
(b)AND입력1
입력2
출력
0
0
0
0
1
0
1
0
0
1
1
1
(c)OR 입력1
입력2
출력
0
0
0
0
1
1
1
0
1
1
1
1
(d)NAND입력1
입력2
출력
0
0
1
0
1
1
1
0
1
1
1
0
(e)NOR입력1
입력2
출력
0
0
1
0
1
0
1
0
0
1
1
0
(f)Exclusive-OR입력1
입력2
출력
0
0
0
0
1
1
1
0
1
1
1
0
(2)데이터 시트에서 74LS04, 74LS08
|
|
|
논리회로(조합논리) : 입력/출력으로 구성. Test Vector 사용
복잡한 논리회로(순차논리) : 입력/상태/출력으로 구성. 논리 Simulation을 사용
순차논리회로 테스팅의 어려움
회로 내부 상태의 설정 및 관측(observability)이 어렵다. (외부 출력용 Test Point
|
|
|
논리회로(조합논리) : 입력/출력으로 구성. Test Vector 사용
복잡한 논리회로(순차논리) : 입력/상태/출력으로 구성. 논리 Simulation을 사용
순차논리회로 테스팅의 어려움
회로 내부 상태의 설정 및 관측(observability)이 어렵다. (외부 출력용 Test Point
|
|
|
조합논리회로로 개의 2진 코드값을 입력으로 받아들여 최대 n개의 서로 다른 정보로 바꿔주는 조합회로로, 기준 부호체제를 다른 부호체제로 바꿔준다. 여러개의 입력 단자 중 어느하나의 단자에 나타난 정보를 여러자리의 2진수로 코드화해
|
|
|
세 번째 선택입력으로 한다.
4. 그림 13-6 회로에서 다음과 같은 상황에서는 어떤 증상이 나타날 수 있 논리 회로 간소화
- 실험목표
- 사용부품
- 이론요약
- 실험순서
- 추가조사
- 보고서 ( 데이터 및 관찰 내용, 결과및 결론 )
|
|
|
회로 동작을 기술한다.
③ 사용할 플립플롭을 결정하고 입력조건을 결정하는 표를 만든다.
n개의
외부출력
m개의
외부출력
조합 논리 회로
플립플롭
(기억회로)
④ 플립플롭 입력 조건에 따른 논리 대수식을 구하고 회로를 그린다.
2) 플립플
|
|
|
1이 되는 변수들의 각 조합
1개, 2개, 4개, 8개, 16개의 1로 구성될 수 있으며, 가능한 한 많은 수의 1이 포함되도록 그룹을 만들어 준다. 각 그룹에는 타 그룹에는 속하지 않고 오직 해당 그룹에만 속한 1이 적어도 하나 이상은 있어야 한다.
|
|
|
= A\' + B\' 1.논리 게이트
▲ AND 게이트 (곱)
▲ OR 게이트 (합)
▲ NOT게이트 (부정)
▲ NAND 게이트
▲ NOR 게이트
▲ XOR 게이트와 XNOR 게이트
▲결선형 AND와 OR
2.부울 대우의 기본 정리와 성질
<부울 대수의 기본 관계식>
+표 들어 있음.
|
|
|
회로를 결선하고 A, B, C 입력변화에 따라 출력 X, Y를 측정하라.
(c)
(c)
(4) 부울 대수의 정리
- 그림2-4(d)와 (d)의 두 회로를 결선하고 A, B, C 입력변화에 따라 출력 X, Y를 측정하라.
(d)
(d)
(5) 부울 대수의 정리
- 그림2-5(e)와 (e)의 두 논리회로를 결선
|
|
메뉴펼치기
