|
대수 처리 기능)
⑨ 조건 점프의 판단 기능
(3) 본 장의 이론에서 설명된 것과 달리 산술연산회로를 구현할 수 있다. 다른 형태의 산술
연산회로를 설계하라.
(2) 실 험
1) 산술연산회로를 결선하라.
2) 표 1의 결과가 나오는지 확인하라.
3) 논리
|
|
|
논리 게이트를 구성하고 회로도, 진리표, 논리식을 정리하여 논리 연산의 수행을 하였다. 또한 2변수, 3변수 입력을 가진 논리식을 만들어 보고 부울 대수의 법칙을 적용하여 간소화하고 회로를 그려보았다. 부울 대수의 법칙을 적용한 이유는
|
|
|
논리연산
(1) AND연산
(2) OR연산
(3) NOT연산
나. 논리 게이트
(1). AND 게이트(논리곱)
(2). OR 게이트(논리합)
(3). NOT 게이트(논리 부정)
(4). NAND 게이트
(6). EXCLUSIVE-OR 게이트
자. 드모르간의 법칙
차. 부울대수
3
|
|
|
회로의 입력
- H0~H3는 회로의 출력
- IR, IL은 직렬입력
- 회로의 동작표는 Function table에 보여진다
그림 4-12 4-비트 조합회로 시프트 *마이크로-오퍼레이션
레지스터 전송과 마이크로 동작
레지스터 전송
논리 마이크로 연산
시프트
|
|
|
조합 논리 회로(Combination logic network)가 어떤 함수 F로 실현된다면, 입출력 변수가 부 논리로 결정될 때에는 함수 F의 쌍대(FD)를 실현할 수가 있다. 실험 목적
① 논리게이트란 무엇인가?
② 부울 함수란 무엇인가?
▲부울 대수?
▲부울
|
|
|
대수의 기본 개념과 기본연산, 이와 관련한 실제 논리 회로에서 사용하는 게이트와의 관계를 불 대수의 공리 및 논리식의 표현으로 살펴보고, 복잡한 논리식을 간단하게 간소화하는 방법에 대하여 학습한 후 실험실습을 통한 실무 활용능력
|
|
|
회로라고도 부르며, 여러 개의 입력 신호선(채널)중 하나를 선택하여 출력선(1개)과 연결하여 주는 조합 논리회로 이다. 이것은 로터리스위치와 비슷한 역할을 전자적으로 하는 것이다
입, 출력 단자 이외에 출력에 연결해 줄 입력을 선택하는
|
|
|
회로의 설계와 해석을 용이한 부울대수를 사용하면, 변수 사이의 진리표 관계를 대수형식으로 표시와 논리도의 입출력 관계를 대수형식으로 표시하기가 쉬우며, 동일 기능을 가진 더 간단한 회로(논리식의 간소화)를 설계가 편리하다는 것을
|
|
|
간소화
ex1) A\'C\'D + A\'BD + BCD + ABC + ACD\'
a. A\'BD와 ABC의 consensus 항은 BCD이므로
A\'C\'D + A\'BD + ABC + ACD\'
b. A\'C\'D 와 BCD의 consensus 항은 A\'BD이므로
A\'C\'D + BCD + ABC + ACD\'
c. BCD와 ACD\'의 consensus 항은 ABC이므로
A\'C\'D + BCD + ACD\'
ex2) F = ABCD + B\'CDE + A\'B\' + BC
|
|
|
명령들도 2진수로 변경하여 표현 Data의 분류
1. 컴퓨터에서의 정보 표현
2. 진법과 2진수 연산
3. 수치 Data
4. 문자 Data
5. 기타 Data
논리회로
1. Boole과 Boole 대수
2. 논리 회로와 Boole 연산식
3. 반가산기(Half Adder)
데이터 구조
1.
|
|
메뉴펼치기
