|
회로는 동작하지 않는다. 6번째 칸에서 we값이 1이 되어 write & read 기능을 수행하지만, 역시 enable값이 0이므로 회로는 동작하지 않는다. 7번째 칸부터 enable값이 1이 되어 회로가 동작하며 we값은 1이므로 write & read 기능을 수행한다. 예로 0001번지
|
|
|
회로가 동작하지 않는다. 그림의 4번째 칸에서 reset이 1이 되지만 enable이 0이므로 역시 회로가 동작하지 않는다. enable이 1인 순간(5번째 칸)부터 mode가 01이 되기 직전의 순간까지 출력q는 입력 pi를 따른다.
위의 그림의 뒷부분을 화면확대 시킨
|
|
|
논리식 유도
(a)JK - flip flop 특성 방정식을 이용한 7진 UP/DOWN COUNTER의 논리식 유도
< C* >
JC = X\'AB + XA\'B\' KC = AB + X\'B + XA\'B\'
< B* >
JB = X\'A + XA\' KB = C + X\'A + XA\'
< A* >
JA = X\'C\' + CB\' + XB KA = 1
(b)JK - flip flop 여기표를 이용한 7진 UP/DOWN COUN
|
|
|
설계 목적
count 및 shift register 및 게이트를 이용한 제작
푸시 스위치를 이용하여 1회 누름 시 10초간 동작
동작중에도 버튼 누르면 시간 누적 1. 설계 목적
2. 관련 이론
3. 회로도
4. 소요 부품
5. 역할 분담 및 제작 일정
|
|
|
1
0
1
1
1
1
0
0
0
1
1
1
0
0
1
0
0
1
0
1
0
1
1
1
0
1
1
1
0
1
1
0
1
0
1
위의 진리표를 POS 형태로 간략화한 후 OR-AND 회로망을 얻고, 이를 NOR-NOR 회로망으로 변환한 뒤 실혀하여라. 또한, NOR-NOR 회로망이 NAND-NAND회로망과 같은 출력을 얻을 수 있음을 보이고, 사용
|
|
|
VT+ = Vin positive going input change = 2.9 V
*음방향 입력 변화
VT- = Vin negative going input change = 2.1 V
히스테리시스는 두 임계값의 차이로 약 0.8V를 가진다.
(a)입출력 전달 특성 (b)논리기호
(a) 잡음이 있고 천천히 변하는 입력
(b) 정상적인 인버터에 의해
|
|
|
회로를 접할 때마다 항상 등장하는 것이 바로 래치와 플립플롭이다. 래치와 플립플롭이란 두 개의 안정 상태를 갖는 일종의 기억회로를 뜻한다. 이 때 말하는 안정상태란 회로의 외부로부터 입력을 가하지 않는 한 본래의 값을 유지할 수 있
|
|
|
, 통신, 고속 카운터, PID제어, 아날로그 입력, 아날로그 출력 위치 결정 유니트 등이 있다. I.서 론
1.PLC란?
2.PLC의 등장배경
3.PCL의 특징
4.PLC사용시 장점
II.본 론
1.실험장치및 프로그램
2.실험방법(예:AND회로)
III.참고사이트 및 문헌
|
|
|
3비트와 2비트의 곱을 NAND GATE와 NOT GATE만을 이용해 7-SEGMENT에 표현 1. 설계 목적
2. 회로도
3 . 제작사진
4. 문제점 및 해결방법
5. 비용,역할 분담 및 제작 일정
|
|
|
< 결과보고서 : 실험 9. D/A & A/D Converter(DAC & ADC) >
< 목 적 >
D/A와 A/D 변환기(converters) 회로의 구성과 동작 원리에 대해 이해한다.
< 실험 과정 및 결과 >
(1) D/A converter
1) 그림 4의 회로를 구성한다.
<그림 4. D/A converter - Decade BCD>
2) S
|
|
메뉴펼치기
