|
디지털 회로에서 사용되며, 카운트를 증가 또는 감소시키기 위해 입력 신호를 받는 특징을 보이는데, 이 소자와 스위치를 이용하여 순차적으로 카운트를 증가 또는 감소시켰다고 분석할 수 있다.
오차분석
※ 이론분석, 실험 결과와 결과 분
|
|
|
디지털 시계의 부품을 받기 전까지는 빨리 마무리 해야겠다는 자신감이 넘쳐있었다. 그런데 부품을 받고 나니 부품이 참 많았다. 그리고 납땜까지 해야 댈지도 몰랐다. 부품을 다 받고 나서 처음에는 회로도를 보고 자리를 잡아 나갔다. 그리
|
|
|
회로이다. 일반적으로 제어신호로써 전압을 사용하므로, 전압제어 발진기로 불린다. 실제 사용되는 분야는 RF에서 주파수를 고정하거나 튜닝을 하는 역할을 하며, 디지털 클럭의 시작과 끝을 동기화 시켜주는 역할을 한다.
7-3-2 Datasheet
|
|
|
디지털 전자회로/ / 신화전산기획 / p4-1 ~4-15
최신 디지털 전자회로/ 양태진 / 동일출판사 / p181~197
반도체회로/ / 성안당 / p228~249 , p256~271 1)실험제목
2)목적
3)이론
* 트랜지스터의 구분
* FET의 구분
* BJT와 FET의 비교로 보는 특징 및 장
|
|
|
따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다. 1. 회로도
2. 이론값
3. 실험결과
4. 결과분석
|
|
|
수 있는지 검증
- LED로 동작을 확인 실험내용
4Bit- Sequence-Recognizing 설계
(1)상태도 작성
(2)상태표 작성
(3)K-map 작성
(4)Boolean expression
(5)테스트 데이터
논리 회로 작성
1.전체 회로도
2.로직애널라이저 캡쳐화면
고찰
참고문헌
|
|
|
디지털 회로의 출력은 대개 2진수로 표현되어 있으므로 이를 10진수 방식인 7-segment LED로 바꾸어 주기위해서 decoder가 필요하다. 0부터 9까지의 10개의 숫자를 나타내기 위해서는 4개의 입력 bit이 필요하고 7개의 segment를 점등하기 위해서는 7개의
|
|
|
then
REG <= LDDATA;
elsif ENABLE=’1’ then
if (CLK=’0’ and CLK’event) then
REG <= REGIN;
end if;
end if;
end process;
end RTL2; 1.순서(순차) 논리 회로의 개념
2.여러 순서 논리 회로의 VHDL 표현
3.Homwork
|
|
|
회로(74LS90), 클럭회로(SCO-020 1MHz), 디코더 등의 디지털 회로를 이해하는 총체적인 실험이다. SCO-020칩은 1MHz에서 수십 MHz에 이르는 다양한 종류의 칩들이 존재하나 각각의 칩은 한 가지 종류의 클럭 신호만 발생시킬 수 있다. 다시 말해, 주파수
|
|
|
디지털 시계에서는 아래와 같이 총 5 byte의 데이터를 저장하고 불러온다. Ⅰ. 목 표
Ⅱ. 개발환경
Ⅲ. 제작
1. 부품리스트
2. 회로도
3. 소스코드
4. 실험결과
5. 기능별 원리 및 동작해석
(1) Timer/counter를 이용한 ‘1초’ 카운트
(2) 키
|
|
메뉴펼치기
