|
서강대학교 디지털논리회로실험 레포트 8주차
목차
1. 실험 제목
2. 실험 목적
3. 이론
4. 실험과정
5. 검토사항
6. 참고문헌
1. 실험 제목
이번 실험의 제목은 '디지털 신호의 변환과 타이밍 분석'이다. 이 실험은 디지털 논리
|
|
|
서강대학교 21년도 디지털논리회로실험 5주차 결과레포트 (A+자료) - Half-Adder, Full-Adder, 2's complement
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리 회로 실험의 5주차에서는 반
|
|
|
서강대학교 21년도 디지털논리회로실험 8주차 결과레포트 (A+자료) - Shift Register, Multiplier, 4-digit 7-segment display
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
A-F)를 표시하는 데 적합하며,
|
|
|
서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 예비 보고서
목차
1. 실험 목적
2. 관련 이론
1) Tri-state buffer
2) Multiplexer
3) Demultiplexer
4) Exclusive-OR gate
5) 3-bit 비교기
3. 사용 부품
1) 74LS125
2) 74LS86
|
|
|
서강대학교 디지털논리회로실험 4주차 - Multiplexers, Three-state devices and Exclusive-OR
목차
1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
5. 참고문헌
1. 실험 목적
디지털 논리 회로 실험의 4주차 내용은 멀티플렉서(Mul
|
|
|
서강대학교 21년도 디지털논리회로실험 3주차 결과레포트 (A+자료) - Decoder, 7-Segment Display
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리회로 실험에서 디코더와 7세그먼트 디
|
|
|
서강대학교 21년도 디지털논리회로실험 6주차 결과레포트 (A+자료) - Flip-flop, Registers
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리 회로 실험에서 플립플롭과 레지스터의 이
|
|
|
서강대학교 21년도 디지털논리회로실험 7주차 결과레포트 (A+자료) - Counter, State Machine, State Diagram
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리 회로 실험의 7주차는 카운터,
|
|
|
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 결과 보고서
목차
1. 실험 목적
2. 실험 결과 및 분석
3. 토의
4. 참고문헌
1. 실험 목적
디지털 논리회로에서 디코더와 인코더는 중요한 역할을 수행하는 기본적인 회
|
|
|
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 예비 보고서
목차
1. 실험 목적
2. 관련 이론
1) Decoder
2) Encoder
3) BCD (binary-coded decimal) 코드
4) BCD-to-7-segment decoder
3. 사용 부품
1) 74LS47
2) 74LS148
4. 실험 과정 및 예
|
|
메뉴펼치기
