|
실험 및 결과 검토
0 출력 1 출력
2 출력 3 출력
4 출력5 출력
6 출력 7 출력
8 출력 9 출력
A 출력 B 출력
C 출력 D 출력
E 출력 F 출력
6. 결론
본 프로젝트를 통해 드-모르간의 정리를 이용 복잡한 논리회로를 간략화하여 간단한 회로로 만들 수 있다
|
|
|
논리 변수는 그대로 둔다.
● consensus의 정리
AB + BC + A'C + (A+A')BC + A'C
= (AB + ABC) + (A'C + A'BC)
= AB(1+C) + A'C(1+B)
= AB + A'C
- 한 변수(A)가 한 항(AB)에, 그 변수의 보수(A')가 다른 항 (A'C)에 표현되는
두 항이 있을 때 consensus항은 나머지 변수들의 곱(BC)로
|
|
|
논리를 택하면 5V - 1, 0V - 0으로 기술하 고 부논리를 택하면 5V - 0, 0V - 1로 기술한다. 대부분의 경우 정 논리를 택한다.
<고찰>
4. AND, NOT로 모든 논리 회로를 구성할 수 있는가 답하고 그 이유를 논하라.
① OR : X + Y = (X'Y')Z'
② NAND : (XY)' = X' +
|
|
|
디지털 공학실험 결과 보고서
기본논리게이트
1. NAND 게이트 회로, AND+NOT 게이트 회로
(1) NAND 게이트 회로
A
B
X
0
0
1
0
1
1
1
0
1
1
1
0
<
|
|
|
출력값을 인가
SEG_COM : 한 SET의 신호를 8개의 7-SEGMENT 중 출력될 7-SEGMENT에 할당
module part5(DIP_D,SEG_DATA,SEG_COM,CLK,RESETn); 설계목표 1-3
회로도 및 알고리즘 1-2
verilog code and annotation 1-9
pin assignment table 1-10
simulation result 1-3
실험시 유의사항
|
|
|
실험 회로도
6. 실험 절차
(1) 디지털 실험기판 위에 비동기식 카운트-업 카운터 회로 (a)를 구성하고 CLR
을 0->1로 하여 모든 플립플롭들을 해제 (clear)시키고 CLK에 클럭 펄스를
하나씩 트리거 시키면서 의 논리 상태를 측정하여 표 1(a)에 기록
|
|
|
결정하는데 오차의 이 두가지 원천을 분리하는 것이 가장 쉬운 것이다. 만약 모든 부품들이 적절하게 작동되고 있다면, 디지털 오차의 원인은 단순히 시스템의 resolution에 의해서만 결정된다. 1. 실험목적
2. 실험이론
3. 예비보고서
|
|
|
문헌
최신 디지털 회로 설계
이태원 임인칠 공저.
LOGIC AND COMPUTER DESIGN FUNDAMENTALS
PRENTICSE HALL 1. 실험 결과
2. 검토 및 보고사항
11. 동기계수기
1. 실험 결과
2. 검토 및 보고사항
3. 반성 및 토의
4. 실험 관련 이론
5. 참고 문헌
|
|
|
. 여러 상품화 되어 나오는 센서들의 출력은 사용자가 몇 볼트에서 사용할지 잘 알 수 없으므로 오픈 컬렉터로 만들기도 한다.
TTL NAND/NOR 게이트
( 예 비 ) (1) 카르노맵을 이용한 함수의 간소화
1. 실험목적
2. 실험 방법, 이론 및 예측
|
|
|
논리로 결정될 때에는 함수 F의 쌍대(FD)를 실현할 수가 있다. 실험 목적
① 논리게이트란 무엇인가?
② 부울 함수란 무엇인가?
▲부울 대수?
▲부울 식과 진리표
③ 기본 논리게이트 6개
▲ AND ▲ OR
▲ NOT ▲ NAND
▲ XNOR ▲ NOR
④
|
|
메뉴펼치기
