|
회로도 (i)를 구성하고 J, K를 표 7과 같이 변화시키면서 CLK 신호를 가해 Q와 의 논리상태를 측정하여 표 7(a)에 기록한다.
(11) 회로도 (i)대신 7476 JK flip-flop을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다. 디지털공학실험 플립플랩 예비
|
|
|
사용할 수 있는 능력이 길러지고 있어 더욱 의미 있는 실험이 되었다. < 목 적 >
< Part1 Setting the Output Voltage of a dc power Supply with a DMM and VOM >
< Part2 Ohm\'s Law(Determining I) >
< Part3 Plotting Ohm\'s Law >
< EXERCISES >
< 실험에 대한 고찰 >
|
|
|
실험이 였습니다. 다음엔 빨리 정확하게 실험을 마칠 수 있도록 더 노력해야 겠다는 생각도 들었습니다. 1. SR 플리플롭 회로도와 진리표
2. CLK SR 플리플롭 회로도와 진리표
3. D 플리플롭 회로도와 진리표
4. J-K 회로도와 진리표(빵판에 결
|
|
|
회로를 연결한 경우의 출력 파형을 오실로스코프로 비교하라.
왼쪽 사진에서 아래의 것이 기계적 스위치만 사용한 경우이고 위의 것이 기계적 스위치 다음에 debouncing 회로를 연결한 경우 이다.
(4) 실험 3에서 R=S=1 일 때 Q, 는 어떤 상태의 출력
|
|
|
컴퓨터를 사용하는 추세이다. 하지만 이런 게이트 IC에서 얻은 기초상식들이 PIC같은 복잡 한 IC에서도 그대로 사용된다. 왜냐하면 이런 기능들이 많이 모인것이 결국 컴퓨터이기 때문이다. 1. 실험 목적
2. 질문
1) RF무선 통신
2) 7408 IC
|
|
|
있는 게이트가 인버터, AND, OR, NOR, XOR, XNOR 말고 더 있으면 그 게이트는 무엇인가?
4.컴퓨터에는 이러한 논리 게이트가 어느 정도 들어있는 건가? 1. 아래의 회로도를 구현하시오.
3. 실습 토의 (실험결과 요약 및 질문 사항)
<질문 사항>
|
|
|
실험 기기
1) OS : Windows XP
2) 회로 Simulation : OrCAD 10.5
3) Presentation : Power Point 2007
4) 보고서 작성 : 한글 2007
5) 디지털 테스터기, 오실로스코프, 전원 공급 장치, 인두기 1. 과제 필요성
2. 주요 부품 개요
3. 개념설계 및 상세설계
4. 기대효
|
|
|
논리와 연구기법
1) 연구논리
2) 연구기법
3) 연구논리의 차이
4) 연구기법의 차이
2. 계량화의 출발과 발전
1) 질과 양 사이의 스펙트럼
2) 계량화의 발전
3) 카오스이론
4) 계량과 계수
3. 아날로그와 디지털
1) 아날로그적 이해
2) 디지털
|
|
|
디지털 16Bit 데이터를 입력 받아 파형을 출력하며, 논리 신호의 상태나 Timing 분석 등을 수행한다. 서론
(1)multisim 이란?
(2)multisim 메뉴얼 및 사용법
조합회로 설계
(1)1Bit Full adder 의 설계
(2)카노맵 작성
(3)Boolean식
실험내용
참고문
|
|
|
트리거 이론은 이동통신의 기지국간에도 이용됩니다.
3. 슈미트 트리거 시뮬레이션 수행결과
1. 출력값 확인한 경우
2. 입출력 값 확인한 경우 1. 실험 목적
2. 관련 이론
3. 슈미트 트리거 시뮬레이션 수행결과
4. 시뮬레이션 결과
|
|
메뉴펼치기
