|
로그램 방법 및
프로그래밍 IC 제작과정
3. GAL IC를 이용한
Decoder 설계 - p.12
1) 설계주제 및 스펙
(1) 설계주제
(2) 스펙
2) 진리표
3) 카르노-맵
4) 회로도
5) 쿼터스를 이용한 Simulation 출력 값 도출
6) ABEL 작성
|
|
|
도파민 신경계(A10 신경계)
4) 대뇌피질 전두연합령에서는 A10 신경에서의 자가수용체가 결여됨
5. 디지털적 사고 방식과 아날로그적 사고 방식의 균형과 조화
Ⅵ. 뇌과학(두뇌과학)과 발명교육
Ⅶ. 뇌과학(두뇌과학)의 학습법
참고문헌
|
|
|
된다. 예를들면 8비트 양자화를 하기 위해서는 255개의 비교기가 필요하게 되는데 전자 디바이스가 발달한 현재는 가능하다. 1.실험 목적
2. 이론 (오실로스코프와 신호처리이론)
1) 오실로스코프(Oscilloscope)
2) 신호처리 이론
|
|
|
있다. 이 제어용 1핀에 PWM 파형을 입력해서 Servo모터를 제어한다.
제어 핀은 20ms 주기로 1~2ms 펄스폭의 PWM 파형을 입력 받아서 동작하며, 아래
그림은 펄스폭에 따른 Servo모터가 제어된다
‘
9. 전체 회로도
10. 코드
조 원
학번
이름
#2
|
|
|
회로를 구성한다
[3] 7432 IC 핀 배치도를 참조하여 4개의 게이트 중 1개를 선정하여 그림의 OR 게이트 회로를 구성한다
[4] 7408 IC 핀 배치도를 참조하여 4개의 게이트 중 1개를 선정하여 그림의 AND 게이트 회로를 구성한다
[5] 7402 IC 핀 배치도를
|
|
|
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
0
1
검토 실험 결과를 토대로 이 회로가 전 감산기로 동작함을 확인하여라.
입 력
출 력
X
Y
B
D
Bout
0
0
0
0
0
0
0
1
1
0
0
1
0
1
1
0
1
1
0
0
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
0
위의 실험의 논리식은 전 감산기의 논리식 D = XYB, BOUT = X(
|
|
|
AND 동작이 이루어진다. 이를 와이어드 AND 회로라 한다. 그림 3.2를 논리식으로 표현하면 식(3-1)과 같이 된다.
Y =Y1 Y2 Y3
=AB CD EF
식(3.1)에서 마지막 항은 각 변수에 OR를 취한뒤 반전된 형태이다. 드모르간의 정리를 dldydgkaus 식(3.1)은 다음과 같이
|
|
|
요소
보드
회로의 기반
납
단자들을 간 연결
전선
전류가 통하도록 연결
전지 (1개)
12V 전원
330옴 저항 (6개)
세그먼트에 Vcc 연결 시 전류 양 조절
0.33/0.1uF 캐패시터 (각 1개)
12V 전압->5V 전압 변경 시 필요한 요소
(2) 사용 부품
|
|
|
로그 신호와 가까운 형태로 값이 취해지는 것을 알 수 있었다. 하지만 아무리 샘플 간격을 작게 한다 하더라도 결국 디지털 신호와 아날로그 신호가 같아질 수는 없다. 그것은 아날로그 신호를 아무리 잘게 쪼개더라도 그 간격을 무한대로 줄
|
|
|
로그램이 최적화된 설계인지는 잘 모르겠지만 앞서 언급했던 cnt overflow 현상만 보정해주면 정확한 설계라고 보여진다. - Specification of STLC
- I/O signal description
- Block diagram of system
- State diagram
- Verilog HDL source code
- Test plan & Result
- Simulation
|
|
메뉴펼치기
