|
6. 논의 사항
1) Booth 알고리듬과 일반 shift and add 알고리듬의 차이점을 논하시오.
일반 shift and add algorithm은 곱셈을 수행하는데 있어서 시프트-더하기 곱셈 알고리즘이 항상 제대로 동작하지 않는다. 특히 하나 또는 두 개의 오퍼랜드가 음수
|
|
|
EXPERIMENT 1 Basic Gates
1. 실험 목적
⑴ AND, OR, NOT, NAND, NOR, XOR 게이트를 이용하여 각각의 입력 값을 넣었을 때, 출력되는 값이 어떻게 달라지는지 실습한다.
⑵ AND, OR, NOT 게이트를 서로 범용하여 연결하면 어떤 결과가 얻어지는지 실험을 통하여
|
|
|
회로의 구성은 Simulation의 회로와 같은 형태로 구현되었다.
실험1) NOT gate 실험
☞ 74LS04를 이용하여 회로를 [그림 1]과 같은 회로를 구성하고 실험하였다.
입력
오실로 스코프
디지탈 멀티미터
HI
LO
0.125 V
LO
HI
4.876 V
실험2) AND gate 실험
☞ 74LS08을
|
|
|
실험 결과 (시뮬레이션)
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결
|
|
|
회로에 연결을 한다.
(전류가 최소일 때, CC LED가 켜지게 되고, 전압이 떨어져 있게된다.)
6)전류 조절기로 천천히 전류를 올려준다.
(처음 조절한 전압수치까지 도달하게 되면 CV LED가 켜짐)
7)실험을 진행한다.
4.주의사항
잘못된 회로 같은 경우
|
|
|
회로
게이트(gate)들의 조합으로 구성
작동원리에 따라 조합회로와 순서회로로 구성(컴퓨터 내부회로 구성)
게이트
논리회로의 기본적인 하드웨어 소자로, 두 개 이상의 입력단자와 1개의 출력단자를 가짐
기본 연산 : 논리곱(AND), 논리합(OR
|
|
|
이터 입력 D는
Enable 입력의 역할도 동시에 함을 주목한다.
《디멀티플렉서 회로 구성 》
《디멀티플렉서 실험 사진》
①회로구성
2개의 AND GATE와 1개의 INVERTER를 이용하여 회로를 구성하였다. D단자가 Eable과 함께 입력 값의 역할도
함께 하므
|
|
|
실험 3은 7408은 AND 게이트가 4개 들어있는 소자이고 7404는 NOT 게이트가 6개가 들어있는 소자이며 입력과 출력을 하나만 가지고 있다. 7432는 OR게이트가 4개 들어있는 소자이다.
AND게이트와 NOT게이트 OR게이트가 모두 포함되어 있는 회로이다. 게
|
|
|
논리 마이크로연산을 하드웨어로 구현
▷ 각 비트마다 논리 게이트가 필요
▷ 4개의 논리연산 AND, OR, NOT, XOR만을 사용
▷ <그림 4-10(a)>은 4가지의 기본 마이크로연산을 수행하는 회로의 한 단계
- 4개의 게이트와 하나의 멀티플렉서로 구
|
|
|
디지털공학실험
설계수행자
설계과제제목
주 별 설계진행 일정
공 학 이 론
설계구성요소
설계주안점
현실적제한요소
VHDL로 순차회로(검출기) 설계 코딩
벡터를 이용한 순차회로 설계
벡터를 이용하지 않은 순차회로 설계(
|
|
메뉴펼치기
