|
회로는 입력이 둘 다 0일 때만 출력이 1이 되는 NOR gate , 즉 AND NOT gate 기능을 하는 것이다. 위의 파형은 개형을 알아보는 것이었고 정확한 saturation전압을 알아보기 위해 출력전압 파형을 확대시켜 보니 saturation 전압은 약 14mV임을 알 수 있었다.
|
|
|
회로를 그려서 BCD 덧셈에 대해서 나타내려 하니 어려웠습니다. 회로도에서도 마치 C언의 if 문과 같은 역할을 하는 논리 게이트를 구연해보니 신기하였습니다.
우선순위 Encoder 같은 경우에 그리 어려운 내용이 아니 여서 금세 마무리 할 수 있
|
|
|
회로로써 많은 시간을 절약하며 했었는데, 수업을 들은후
교수님의 의도가 그런식이 아니어서 이번에 다시 과제를 내게 되었습니다.
교수님의 의도를 제대로 파악하지 못한 자신에게 과오를 뉘우치고 하나하나 코딩을 짜보며 프로그램을 설
|
|
|
회로를 설계하는 실험이었다. AND, OR, XOR을 이용한 전가산기 회로 구성을 통해 진리표와 K-map을 이용한 합과 carry의 간략화된 부울식을 구할 수 있었다. 또한 이번 실험을 통해 뺄셈의 경우에 2's complement(보수)를 취해주는 회로 설계도 익힐 수
|
|
|
대한 rdy_x와 read에 대한 rdy_x를 AND게이트로 연결하면, 최종 output rdy_x가 출력된다.
시뮬레이션 결과는 첫 페이지에 나타내었다. 시뮬레이션 결과가 정확함을 확인할 수 있다. ① Memory Controller의 시뮬레이션 결과
① Memory Controller의 설계
|
|
|
and게이트의 output과 input 배열은 위의 코드와 같다.
위의 코딩 방법은 각 게이트를 그대로 소스 안에 포함시킨 게이트레벨 코딩이며, 실제 실험에서 쓰이게 될 코딩 방법과 다를 수 있다. ① Multiplexer(MUX)
② Multiplexer의 작동 방식과 구조
③
|
|
|
실험순서 3. (입력 논리 레벨과 발생기 결선)
펄스 발생기를 이용하여 리딩 에지 트리거로 one shot을 트리거할 필요가 있다고 가정하자.
A1,A2 그리고 B에 대한 결선을 결정한다.
입력 논리 레벨과 펄스 발생기 연결에 대하여 기술하고 회로를 구
|
|
|
실험 방법
- 설계를 마친 회로를 브레드보드에 조립하여 동작을 시켜봄
4. 실험 결과
- 실제 실험을 해서 성공시킨 회로도(수정본)
5. 실험 결과 및 고찰
① 설계의 어려움
이번 설계는 다행히도 한자리 BCD숫자를 이용한 가감산을 하기위한 회로
|
|
|
논리 게이트를 이용해 연산을 해보며 이해하고 실험으로써 직접 눈으로 확인 한다. 또한 여러 법칙과 정리를 이용하여 식을 논리식을 자유자재로 다룰 수 있게 되고 회로를 간략화 하는 방법을 알 수 있다. 마지막으로 회로를 보고 간략화 하
|
|
|
회로(g)
전압(V)
논리
전압(V)
논리
0
0
0.24
0
0.21
0
0
1
4.17
1
0.22
0
1
0
4.17
1
0.21
0
1
1
4.17
1
4.18
1
(3) 종합검토 및 논의
(실습을 통하여 얻은 경험 또는 느낀 점, 검토 및 논의가 필요한 사항 등을 기술)
- 먼저 이번 실험은 그리 어려운 실험이 아니었다.
|
|
메뉴펼치기
