|
올라가거나 내려가거나를 반복하는 동작을 한다. 동기식이므로 클락 펄스를 가해져서 에지 트리거 일 때 상태가 변하도록 하였고 10진수로 표현했을 때 0부터 15까지 변화하는 것을 볼 수 있었다. ◈ 실험 결과 및 검토
◈ 나의 고찰
|
|
|
주파수가 높다. 동기식 카운터는 그림 8-1과 같이 인에이블(EN) 입력을 갖는 T 플립플롭으로 구성할 수 있다. 이 플립플롭의 출력은 EN이 유효할 때만 T의 상승에지에서 반전된다. 1. 목적
2. 이론
3. 예비보고
4. 실험 기기 및 부품
5. 실험
|
|
|
이전의 나. 실험과 같이 이번 실험에서도 입력값을 바꾸어야하는 경우가 매우 많기 때문에 스위치를 사용하였고 출력값도 5개나 되어서 멀티미터로 일일이 측정하기엔 시간이 많이 소요되는 관계로 LED를 통해서 출력값을 확인하였다. LED는
|
|
|
Verilog description of the circuit in Figure 4-40. Replace x, y and Z with input [2:0] x. Compile
module circuit(X, F);
input[2:0] X;
output F;
wire[0:4] T:
nand
g0(T[0],X[0],X[1]),
g1(T[1],X[0],T[0]),
g2(T[2],X[1],T[0]),
g3(T[3],X[2],T[1],T[2]),
g4(T[4],X[2],T[2]),
g5(F,T[3],T[4]);
endmodule 4
|
|
|
9.1 이론적 배경
- 계수 회로는 시간 펄스의 수를 세거나 제어장치에서 각종 회로의 동작을 제어하는ㄷ p에주용한 역할을 하는 회로이며 대표적인 순서 논리 회로 중의 하나
- 계수기는 입력 펄스에 의해 미리 정해진 순서대로 플립플롭 회로
|
|
|
실험의 타당성 :
NOR게이트면 OR의 반대값으로 NAND게이트면 AND의 반대값으로 출력되었으며
Bool대수의 정리, De Morgan의 정리, 카르노 맵 게이트, Exclusive-OR게이트 의 정리에 따라서 값이 적절하게 나왔다.
- 고찰
빵판의 한 구멍에서 여러곳으로 연
|
|
|
이번 실험은 회로를 보고 직접 브레드보드에 회로를 구현해서 회로가 제대로 동작을 하는지 확인하는 실험이었다. 그런데 브레드보드를 처음 써보는 데다가 그림에서 보는 것과 회로를 구성하는 것은 천지차이여서 처음에 많이 헤맸다.
|
|
|
회로
슈미트 트리거 회로 아래의 내용은 타 게시판에서 옮겨온 내용입니다. 디지탈회로의 기본신호 레벨은 High("1"),Low("0") 그리고 특수하게 High 임피던스 상태 이렇게 세 레벨이 있습니다. 여기서 하이임피던스는 중간값을 의미합니다. 이것
|
|
|
논리 블록으로 가능하다.
그들의 시스템온칩 기술에서의 사용 이외에 고정된 기능 칩에 재프로그램 가능한 논리의 영역을 제공하기 위해 주문형 칩에 사용될 수 있는 GA/SOG 기술을 검토할 가치가 있다. 기본적인 GA/SOG 접근 방법이 그림 8.25에
|
|
|
전무는 “5~10년 뒤에는 더 나아가 각종 센서까지도 칩 안에 통합될 것”이라고 얘기했다. 실험실이 통째로 칩에 올라가는 랩온칩(Lab-On-Chip)까지도 나온다는 말이다. 1. SoC(system-on-chip) Concept
2. SoC(system-on-chip) Trend
3. 결론
4. 참고문헌
|
|
메뉴펼치기
